同步时序电路的分析与设计方法.pptVIP

设计的基础 触发器是时序电路的基础，是构成时序电路的核心。 时序电路也叫有限状态机，也就是说有限状态机是由触发器构成的。 我们学过状态机的次态逻辑是组合逻辑，状态的转换是以组合逻辑来推动的。那么设计状态机主要是设计组合逻辑，那么状态转换表对应着次态逻辑的真值表和卡诺图。 实现状态机的触发器可以是D触发器，也可以JK触发器，或其他触发器，依次态逻辑的最简化而定。有时用JK触发器可以得到最简的次态逻辑。 计数器状态机的设计* 如何划分计数器的状态： 计数器的状态一般都是设计要求给定的，如： 16进制计数器的状态是0000,0001,...,1111十六个状态，即0,1,2,3,4,...,14,15.八进制计数器即0,1,...,7八个状态，七进制计数器是0,1,2,...,6七个状态。 状态的数量S决定所需的触发器数量n:2n-1S≤2n 例如设计七进制计数器227≤23,需要3个触发器：Q2Q1Q0 　同步时序电路的分析与设计　 有限状态机设计方法步 状态机的次态逻辑是组合逻辑 有限状态机的设计步骤： 1.理解问题 2.划分和确定状态机的各个状态，并化简优化 3.列出状态的状态转换图或状态转换表 4. 根据状态转换表用卡诺图求驱动方程（摩尔机）和状态方程（米利机） 5.检查自启动。 6.电路实现。 设计示例 设计要求： 用JK触发器设计一个3位的格雷码计数器 1. 理解问题:所要设计的是一个三位计数器，需要3个触发器。状态转换图依据格雷码顺序进行，状态转换图如下： 000 001 110 111 011 101 010 100 Q2Q1Q0 状态转换表 2.状态机的状态题目以给出确定的状态转换图，直接列出状态转换表就行。 现态 现态 现态 次态 次态 次态 Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 0 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 0 0 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1 0 1 1 0 1 1 0 0 1 0 0 0 0 0 Q0n+1 Q2=0 Q2=1 00 01 11 10 1 1 1 1 Q2n+1 Q2=0 Q2=1 Q1Q0 00 01 11 10 1 1 1 1 3.画卡诺图 Q1n+1 Q2=0 Q2=1 Q1Q0 00 01 11 10 1 1 1 1 Q1Q0 求状态方程 4.根据状态转换表和卡诺图可求出次态逻辑，再根据用JK触发器的要求，将次态逻辑转换成JK触发器的驱动方程表达的状态方程。 5. 检查自启动：状态转换循环已包括所有可能的状态，能够自启动。 6.电路实现：略 7进制计数器的状态转换图 001 101 010 100 011 110 000 111 Q2Q1Q0 题2的状态转换表 现态 现态 现态 次态 次态 次态 Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 0 0 0 1 1 1 Х Х Х 0 1 2 3 4 5 6 7