第六章一_时序逻辑电路的分析和设计演示幻灯片.ppt

第6章时序逻辑电路的分析和设计 学习要点： 时序电路的分析方法和设计方法 6.1 时序逻辑电路概述 1、时序电路的特点 时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。 2、时序电路逻辑功能的表示方法 时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。 3、时序电路的分类 根据时钟分类 同步时序电路:各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。 异步时序电路:各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。 电路图 时钟方程、驱动方程和输出方程 状态方程 状态图、或时序图 判断电路逻辑功能 1 2 3 5 6.2 时序逻辑电路的分析方法 时序电路的分析步骤： 状态表 4 4 5 电路功能 由状态图可以看出，当输入X ＝0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即： 00→01→10→11→00→… 当X＝1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即： 00→11→10→01→00→… 可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。 画状态图时序图 例(异步) 电路没有单独的输出， 异步时序电路，时钟方程： 驱动方程： 1 写方程式 2 求状态方程 D触发器的特性方程： 将各触发器的驱动方程代入，即得电路的状态方程： 3 计算、列状态表 4 5 电路功能 由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即： 000→111→110→101→100→011→010→001→000→… 电路具有递减计数功能，是一个3位二进制异步减法计数器。 画状态图、时序图 4 画状态图、时序图 5 电路功能 时序图 有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。 分析功能： 寄存器各位数据在控制信号作用下，依次向高位或向低位移动一位 这种功能称为移位功能，具有移位功能的寄存器就是移位寄存器。 例：P261 图7.2.2 设数据D有4位，从高到低依次为D3D2D1D0，串行输入即每一个时 钟周期从FF0的D端输入一位。 分析： 分析功能： 分析功能： 分析功能： 输出方程： 输出与输入有关 同步时序电路，时钟方程省去。 驱动方程： 1 写方程式 例(同步) 2 求状态方程 T触发器的特性方程： 将各触发器的驱动方程代入，即得电路的状态方程： 3 计算、列状态表 设计要求 状态图 状态表 画电路图 检查电路能否自启动 1 2 4 6 6.3 时序逻辑电路的设计方法 时序电路的设计步骤： 求时钟方程、驱动方程、状态方程、输出方程 5 选触发器 3 化简 例1 1 建立状态图 设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进一，产生一个进位输出。 建立状态表 2 选触发器 3 （略） 因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。