- 1、本文档共15页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
单片机课程设计论文
设计题目:基于单片机的简易门铃的设计
学院:汽车学院
班级:电气工程及其自动化3班
成员名单:
摘要:本文设计了一种基于单片机的“叮咚”门铃,主要有键盘,音频功率放大器,AT89C51单片机,扬声器等构成,通过单片机定时/计数器T0来产生700Hz和500Hz的频率来使扬声器发出“叮咚”声音。
1在现代电子产品中,“叮咚”门铃以它成本低,方便快捷等优点占据了很大的市场空间。本课程设计是基于单片机的“叮咚”门铃,通过单片机控制输出频率,由音频功率放大器LM386放大给扬声器,使之发出叮咚声。虽然功能简单,但是由于其操作简单得到了广泛的应用。
2主要技术指标是当按下开关SP1,AT89S51单片机产生“叮咚”声从P1.0端口输出到LM386,经过放大之后送入喇叭。
关键词:AT89C51单片机 ;扬声器 ;频率;
目录
一、设计任务及方案分析……………………………….……4
1、设计任务及要求………………………………….…..4
2、总体方案设计…………………………………….…..4
二、芯片功能简介………………………………………….…5
三、硬件系统电路设计…………………………………….…8
1、系统板上硬件连线…………………………………...8
2、硬件连接图及其电路仿真…………………………...9
四、软件编程调试及性能分析……………………….……..10
1、程序流程图……………………………………….…10
2、汇编源程序…………………………………….……12
五、总结……………………………………………………...13
参考文献………………………………………………….......14
谢辞…………………………………………………………...14
一、设计任务及方案分析
1、设计任务及要求
当按下开关SP1,单片机产生“叮咚”声从P1.0端口输出到经过放大之后送入喇叭。
具体实施如下:
(1)按以上要求制定设计方案,并绘制出系统工作框图,绘制程序流程图;
(2)按要求设计单片机的外围电路,给出电路原理图;
(3)单片机仿真器、电路板、电源等硬件正确可靠地连接;
(4)利用仿真器、单片机及电路板进行程序设计与调试;
2、总体方案设计
针对本课题的设计任务,进行分析得到:本次设计是利用单片机实现对扬声器发声的,控制采用按钮操作,AT89C51单片机进行控制,由音频功率放大器进行放大,最后使扬声器发出“叮咚”声音。
图1 “叮咚”门铃总体设计框图
该系统的设计在总体上分为以下几个部分:1单片机控制部分; 2 音频功率放大器部分;3 扬声器输出部分。
二、芯片功能简介
AT89C51是一种带4K字节闪烁可编程可擦除只读存储器(FPEROM—Falsh Programmable and Erasable Read Only Memory)的低电压,高性能CMOS8位微处理器,俗称单片机。AT89C2051是一种带2K字节闪烁可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造,与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中,ATMEL的AT89C51是一种高效微控制器,AT89C2051是它的一种精简版本。AT89C51单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。
1.主要特性:
·与MCS-51 兼容 ·4K字节可编程闪烁存储器 寿命:1000写/擦循环数据保留时间:10年·全静态工作:0Hz-24Hz·三级程序存储器锁定·128*8位内部RAM·32可编程I/O线·两个16位定时器/计数器·5个中断源 ·可编程串行通道·低功耗的闲置和掉电模式·片内振荡器和时钟电路
2.管脚说明:VCC:供电电压。
GND:接地。
P0口:P0口为一个8位漏级开路双向I/O口,每脚可吸收8TTL门电流。当P1口的管脚第一次写1时,被定义为高阻输入。P0能够用于外部程序数据存储器,它可以被定义为数据/地址的第八位。在FIASH编程时,P0 口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。??
P1口:P1口是一个内部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后,被内部上拉为高,可用作输入,P1口被外部下拉为低电平时,将输出电流,这是由于内部上拉的缘故。在FLASH编程和校验时,P1口作为第八位地址接收。 ?
P2口:P2口为一个内部上拉电阻的8位双向I/O口,P2口缓冲器可接收,输出4个TTL门电流,当P2口被写“1”时,其管脚被内部上拉电阻拉高,且作为输入。并因此作为输入时,P
文档评论(0)