[工学]第05章_触发器New.pptVIP

第五章 触发器 5.1 概述 一、用于记忆1位二进制信号 1. 有两个能自行保持的状态 2. 根据输入信号可以置成0或1 二、分类 1. 按触发方式（电平，脉冲，边沿） 2. 按逻辑功能（SR, JK, D, T） 3. 按存储数据原理（静态、动态） 4. 按结构：基本SR锁存器、同步SR触发器、 主从触发器、边沿触发器(维持阻塞触发器)等 5.2 SR锁存器（Set-Reset Latch） 一、电路结构与工作原理 1. 由或非门构成 2.由与非门构成：其电路及图形符号如图4.2.2所示。 二、动作特点 在任何时刻，输入都能直接改变输出的状态(画波形图) 例5.2.1 5.3 电平触发的触发器 一、电路结构与工作原理(同步SR触发器) 二、动作特点 ①当CLK变为有效电平时，触发器才能接受输入信号； ②在CLK=1的全部时间里，S和R的变化都将引起输出状态的变化。 CLK=0后，保存CLK回零前瞬间状态。触发器抗干扰能力降低。 D触发器（D锁存器）——信号单端输入，输出跟随输入变化（画波形图很简单，见P223例5.3.2） 5.4 脉冲触发（Pulse-Triggered）的触发器 一、电路结构与工作原理 在CLK6为高电平期间，Qm和Q’m虽然改变了两次，但是输出端状态不变。 (5) 列出真值表 二、脉冲触发方式的动作特点 5.5 边沿触发（Edge-Triggered）的触发器 为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，与在此前、后输入的状态没有关系。 几种常见结构 ①用CMOS传输门的边沿触发器 ②维持阻塞触发器 ③用门电路tpd的边沿触发器 · · · 一、电路结构和工作原理 2、利用CMOS传输门的边沿触发器 5.6 触发器的逻辑功能及其描述方法 5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中，由于输入方式不同（单端，双端输入）、次态（Q*）随输入变化的规则不同。 一、SR触发器 1. 定义，凡在时钟信号作用下，具有如表5.6.1特性表规定的逻辑功能的触发器称为SR触发器。故由与非门、或非门构成的SR锁存器不是SR触发器。 二、JK触发器 1.定义 凡在时钟信号作用下，具有如下功能的触发器。 三、T触发器 定义： 凡在时钟信号作用下，具有如下功能的触发器。 四、D触发器 定义： 凡在时钟信号作用下，具有如下功能的触发器 触发器小结 5.6.2 触发器的电路结构和逻辑功能、触发方式的关系 1、电路结构和逻辑功能：是指Q*与输入及Q在CLK作用后稳态之间的关系。电路结构和逻辑功能不存在固定的对应关系。 SR、JK、D、T 不同电路结构 相同电路结构 SR、JK、 D、 T 2、触发方式由电路结构决定，两者有固定对应关系，与逻辑功能无关 同步SR—电平触发，主从SR、主从JK—脉冲触发， 由两个D触发器构成、维持-阻塞—边沿触发。 5.7 触发器的动态特性* 一、输入信号宽度 二、传输延迟时间 一、建立时间 二、保持时间 三、传输延迟时间 四、最高时钟频率 《数字电子技术基础》第五版 SD、 RD同时消失之后 不定 置0 置1 保持 功能 1 1 0 0 0① 1 1 1 0① 0 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 0 0 0 0 Q* Q RD SD （保持） 功能表如表5.2.2所示。 约束条件：SDRD=0，两边求反即： S’D+R’D=1 (至少有一个为1) 图5.2.2 由与非门构成的SR锁存器的电路及符号 ? ? （保持） CLK=0后 不定 置0 置1 保持 不变 功能 0 0 X X 0 1 1 X X 0 1 1 0 0 1 1 0 0 S 1 1 0 1 1① 1 1 1 1① 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 1 0 0 0 1 Q* Q R CLK 小圆圈表示低电平有效 无小圆圈表示高电平控制 P222例5.3.1 S、 R同时消失之后 不定 置0 置1 保持 不变 功能 0 0 X X 0 1 1 X X 0 1 1 0 0 1 1 0 0 S 1 1 0 1 1 ① 1 1 1 1 ① 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 1 0 0 0 1 Q* Q R CLK D触发器特性表 Q * 提高可靠性，要求每个CLK 周期输出