[信息与通信]第六章门电路及组合逻辑电路.ppt

一、“与”门电路 一、“与”门电路 三、“非”门电路 三、“非”门电路 四、复合逻辑门 四、复合逻辑门 四、复合逻辑门 四、复合逻辑门 四、复合逻辑门 四、复合逻辑门 五、TTL集成“与非”门电路 五、TTL集成“与非”门电路 五、TTL集成“与非”门电路 五、TTL集成“与非”门电路 一、CMOS “非”门电路 二、 CMOS “与非”门 三、 CMOS “或非”门 一、逻辑代数 一、逻辑代数 二、逻辑代数的化简 一、逻辑图与逻辑函数式的互换 一、逻辑图与逻辑函数式的互换 二、逻辑函数与真值表的互换 二、逻辑函数与真值表的互换 二、逻辑函数与真值表的互换 一、组合逻辑电路的分析 一、组合逻辑电路的分析 一、组合逻辑电路的分析 一、组合逻辑电路的分析 二、编码器 二、编码器 二、编码器 二、编码器 二、编码器 三、译码器 三、译码器 三、译码器 三、译码器 三、显示译码器 8线-3线优先编码器真值表 第6节 组合逻辑电路及逻辑部件 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 0 0 0 0 0 Y0 Y1 Y2 I7 I6 I5 I4 I3 I2 I1 I0 注：表中空格表示取任意值。 2.二—十进制编码器 将十进制数的十个数字0-9编成二进制代码的电路，叫做二—十进制编码器。 所谓8421码，即二进制代码自左至右每一位的权分别为：8,4,2,1。每位代码加权数之和就是它所代表的十进制数。 第6节 组合逻辑电路及逻辑部件 要对十个信号进行编码，至少需要四位二进制代码。这些编码统称为BCD码，其中最常用的是8421BCD码。 8421BCD码编码器真值表 第6节 组合逻辑电路及逻辑部件 0 1 1 0 I6 6 1 1 1 0 I7 7 0 0 0 1 I8 8 1 0 0 1 I9 9 1 0 1 0 I5 5 0 0 1 0 I4 4 1 1 0 0 I3 3 0 1 0 0 I2 2 1 0 0 0 I1 1 0 0 0 0 I0 0 A B C D 8421BCD 输入变量 十进制数 由真值表可写出输出端D、C、B、A的表达式： 根据以上逻辑表达式，可画出由“与非门”组成的8421BCD码编码器的逻辑图，如下页图示。 第6节 组合逻辑电路及逻辑部件 第6节 组合逻辑电路及逻辑部件 译码和编码的过程相反，它能将输入的二进制代码的含 义“翻译”成对应的输出信号，用来推动显示电路或控制其它 部件工作，实现代码所规定的操作。能实现译码功能的数字 电路称为译码器。常用的译码器有二进制译码器、二—十进制 译码器和显示译码器等。 （一）二进制译码器 将二进制代码“翻译”成对应的输出信号的电路称为二进制译码器，其示意图如下页图示。输入是一组二进制代码，输出是一组高低电平值。若输入是n位二进制代码，译码器必然有2n个输出端。 第6节 组合逻辑电路及逻辑部件 第六章 门电路及组合逻辑电路 第2节 MOS集成门电路 四、 CMOS 传输门 （二）工作原理 为方便起见，设两管的开启电压UT=3V，电源电压UDD=10V，输出信号Ui的变化范围是0~UDD。 当控制信号为高电平，即UCH=10V，C=1（ =0），输入信 号Ui在0~7V之间时，VN管导通；Ui在3~10V之间时，VP管导通； Ui在3~7V之间时，VP和VN管同时导通。 当控制信号为低电平，即C=0（ =1），只要输入信号Ui的 变化范围不超过0~UDD，VP和VN管必同时截止。 第六章 门电路及组合逻辑电路 第2节 MOS集成门电路 四、 CMOS 传输门 （三） CMOS传输门和反向器相连可以组成一个双向模拟开关， 其电路图和逻辑符号如图所示。 当C=1时，传输门导通，开关接通。 当C=0时，传输门截止，开关断开。 一、十进制数 二、二进制数 第六章 门电路及组合逻辑电路 节目录 第三节 数制转换 三、二进制数与十进制数之间的相互转换方法 第六章 门电路及组合逻辑电路 第3节 数制转换 十进制数的特点 一、十进制数 1.每个数必须是十个数字中的一个，计数的基数是10。 2.同一数字符号在不同的数位代表不同的数值。 3.低位权和相邻的高位权之间的进位关系是“逢十进一”。 所以，n位十进制整数[M]10的一般表达式为： 式中，n是十进制整数的位数（n=1 、2、3……),10i 为第i位权，Ki为第i位