第的三章_2016.pptxVIP

第三章 8086/8088微处理器的结构与功能3.1 8086/8088 CPU的外部结构3.2 8086/8088 CPU的内部结构3.3 8086/8088 的存储器和I/O组织3.1 8086/8088的外部结构——表现为数量有限的输入输出引脚。构成了微处理器级总线一、引言 微处理器的外部结构如图所示： 微处理器通过微处理器级总线沟通与外部部件和设备之间的联系。这些总线及其信号必须完成以下功能： ① 和存储器之间交换信息；② 和I/O设备之间交换信息；③ 能输入和输出必要的信号。 3.1 8086/8088的外部结构8086是Intel系列的16位微处理器。8086采用HMOS工艺，集成2.9万个晶体管。单一+5V电源，允许偏差±10%。工作环境温度为0℃～82℃。40条引脚，双列直插（DIP）封装，时钟频率5～10MHz，最快的指令执行时间为0.4μs。8086有16根数据线，20根地址线，寻址1MB的存储单元和64KB的I/O端口。8088是准16位微处理器。内部寄存器、运算器以及内部数据总线都是16位，但外部数据总线为8根。8086/8088 CPU的外形及引脚结构如下图所示：3.1 8086/8088的外部结构地址/数据总线 ：20条控制线 ：16条8086 CPU引脚其它信号 ：4条3.1 8086/8088的外部结构最小模式——构成单处理器系统8086 CPU 可在两种模式下工作最大模式——构成多处理器系统由8086 CPU 的33引脚 MN/MX决定： 1：接Vcc时，系统处于最小模式MN/MX 0：接GND时，系统处于最大模式二、两种工作方式共用引脚的定义 (1) 数据和地址引脚3.1 8086/8088的外部结构 AD15～AD0（Address/Data）地址/数据分时复用引脚，双向、三态在访问存储器或外设的总线操作周期中，这些引脚在第一个时钟周期输出存储器或I/O端口的低16位地址A15～A0其它时间用于传送16位数据D15～D0 A19/S6～A16/S3（Address/Status）地址/状态分时复用引脚，输出、三态这些引脚在访问存储器的第一个时钟周期输出高4位地址A19～A16在访问外设的第一个时钟周期全部输出低电平无效其它时间输出状态信号S6～S33.1 8086/8088的外部结构(2) 读写控制引脚ALE（Address Latch Enable）地址锁存允许，输出、三态、高电平有效ALE引脚高电平有效时，表示复用引脚：AD15～AD0和A19/S6～A16/S3正在传送地址信息由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用ALE引脚将地址锁存起来M/IO（Input and Output/Memory） I/O或存储器访问，输出、三态该引脚输出低电平时，表示CPU将访问I/O端口，这时地址总线A15～A0提供16位I/O口地址该引脚输出高电平时，表示CPU将访问存储器，这时地址总线A19～A0提供20位存储器地址 3.1 8086/8088的外部结构M/IO、WR 和 RD 是最基本的控制信号。组合后，控制4种基本的总线周期总线周期M/IOWRRD存储器读高高低存储器写高低高I/O读低高低I/O写低低高READY存储器或I/O口就绪，输入、高电平有效在总线操作周期中，8086 CPU会在第3个时钟周期的前沿测试该引脚如果测到高有效，CPU直接进入第4个时钟周期; 如果测到无效，CPU将插入等待周期TWAITCPU在等待周期中仍然要监测READY信号，有效则进入第4个时钟周期，否则继续插入等待周期TWAIT 3.1 8086/8088的外部结构DEN（Data Enable） 数据允许，输出、三态、低电平有效有效时，表示当前数据总线上正在传送数据，可利用他来控制对数据总线的驱动 DT/ R（Data Transmit/Receive）数据发送/接收，输出、三态该信号表明当前总线上数据的流向高电平时数据自CPU输出（发送）低电平时数据输入CPU（接收） 3.1 8086/8088的外部结构BHE/ S7（Bus High Enable）高8位数据总线允许，输出、三态在总线周期的T1状态，此引脚输出BHE信号，表示高8位数据线D15～D8上的数据有效总线周期其他状态，输出S7。在8086中， S7未定义BHE与A0组合，表示在数据总线上传送的是字还是字节，如下所示：BHEA0传送字节使用的数据引脚00 同时传送高、低两字节AD15～AD001 传送奇地址高字节AD15～AD810 传送偶地址低字节AD7～AD011 不传送无效3.1 8086/8088的外部结构(3) 中断请求和响应引脚INTR（Interrupt Request） 可屏蔽中断请求，输入、高电平有效