[法学]第九讲 IO扩展.ppt

第九讲 扩展知识 曾铁军 主要内容 I0口扩展 1 单片机应用系统的设计与开发 2 1 IO口的扩展 IO扩展 并行IO扩展 并行IO口扩展芯片8255 串行IO扩展 串入并出或，并入串出器件等，如利用UART 8255A与8031单片机接口 8255芯片 8255A具有 3 个 8 位并行I/O口, 称为PA口、 PB口和PC口。 其中PC口又分为高 4 位和低 4 位, 通过控制字设定可以选择三种工作方式: ① 基本输入/输出; ② 选通输入/输出; ③ PA口为双向总线。  8255A内部结构包括三个并行数据输入/输出端口, 两个工作方式控制电路, 一个读/写控制电路和 8 位总线缓冲器。 8255A内部结构和引脚 （1） 端口A、 B、 C。  A口: 是一个8位数据输出锁存器/缓冲器和一个8位数据输入锁存器。  B口: 是一个8位数据输出锁存器/缓冲器和一个8位数据输入缓冲器。  C口: 是一个8位数据输出锁存器/缓冲器和一个8位数据输入缓冲器。  通常, A口, B口作为数据输入/输出端口, C口作为控制/状态信息端口。C口内部又分为两个 4 位端口, 每个端口有一个 4 位锁存器, 分别与A口和B口配合使用, 作为控制信号输出或状态信息输入端口。 （2）工作方式控制。 工作方式控制电路有两个, 一个是A组控制电路, 另一个是B组控制电路。 这两组控制电路共有一个控制命令寄存器, 用来接收中央处理器发来的控制字。  A组控制电路用来控制A口和C口的上半部分（PC7~PC4）。B组控制电路用来控制B口和C口的下半部分（PC3~PC0）。 （3） 总线数据缓冲器。 总线数据缓冲器是一个三态双向8位缓冲器, 作为 8255 与系统总线之间的接口, 用来传送数据、指令、控制命令以及外部状态信息。  （4） 读/写控制逻辑电路。 读/写控制逻辑电路接收CPU发来的控制信号RD、WR、 RESET、地址信号A1、A0 等, 然后根据控制信号的要求, 将端口数据读出, 送往CPU或将CPU送来的数据写入端口。 8255A 接口工作状态选择表 8255A三种工作方式示意图 （1） 方式 0: 基本输入/输出方式。 这种方式不需选通信号。PA,PB和PC中任一端口都可以通过方式控制字设定为输入或输出。  （2） 方式 1: 选通输入/输出方式。共有 3 个口, 被分为两组。 A组包括A口和PC7~PC4, A口可由编程设定为输入或输出, PC7~PC4 作为输入/输出操作的选通信号和应答信号。B组包括B口和PC3~PC0, 这时C口作为 8255A和外设或CPU之间传送某些状态信息及中断请求信号。 C口所提供的用于输入的联络信号有： ① (Strobe)：选通脉冲信号(输入),低电平有效。当外设送来 信号时,输入的数据被装入8255A的输入锁存器中。 ②IBF(InputBufferFull)：输入缓冲器满信号(输出),高电平有效。此信号有效时,表示已有一个有效的外设数据锁存于8255A的口锁存器中,尚未被CPU取走,暂不能向接口输入数据,它是一个状态信号。 ③INTR(InterruptRequest)：中断请求信号(输出),高电平有效。当IBF为高、 信号由低变高(后沿)时,该信号有效,向CPU发出中断请求。 方式1输入图 2) 方式1下A口、B口均为输出 与输入时一样,要利用C口的6根信号线，用于输出的联络信号有： (1) (Acknowledge)：外设响应信号(输入),低电平有效。 (2) (OutputBuffeFull)：输出缓冲器满信号(输出),低电平有效。 (3)INTR：中断请求信号(输出),高电平有效。 方式1输出时序图 （3） 方式 2: 双向传送方式。 只有A口有方式 2, 此时, A口为8位双向传送数据口, C口的高5位PC7~PC3用来作为指定A口输入/输出的控制联络线。 8255A的C口联络控制信号线 8255A 的 控制字 端口C置位/复位控制字 8255A与8031单片机接口 2 单片机应用系统的开发过程 一、 方案论证 (1) 了解用户的需求, 确定设计规模和总体框架。  (2) 摸清软硬件技术难度, 明确技术主攻问题。  (3) 针对主攻问题开展调研工作, 查找中外有关资料, 确定初步方案。  (4) 单片机应用开发技术是软