[工学]2008微机原理及应用讲义第三章第5讲.ppt

2.6.2 随机存储器RAM 随机存储器RAM也称读/写存储器； 即CPU在运行过程中能随时读出数据和写入数据。 第五讲 2.6.2 随机存储器RAM RAM中存放的信息在关闭电源时会全部丢失； 所以，RAM是易失性存储器。 RAM可分为静态RAM和动态RAM两种。 2.6.2 随机存储器RAM ① 静态RAM（Static RAM）简称SRAM 其特点是： 基本存储电路一般触发器组成，每个触发器可存放一位二进制的0或1。 只要不断电，所存信息就不会丢失。 2.6.2 随机存储器RAM SRAM工作速度快、稳定可靠，不需要外加刷新电路，使用方便。 但它的基本存储电路所需的晶体管多（最多的需要 6个），因而集成度不易做得很高，功耗也较大。 一般SRAM常用作微型系统的高速缓冲存储器（Cache）。 2.6.2 随机存储器RAM ② 动态RAM（Dynamic RAM）简称DRAM 其特点是： DRAM的基本存储电路是以MOS晶体管栅极和衬底间的寄生电容来存储二进制信息。 由于电容总存在泄漏，时间长了DRAM内存储的信息就会自动消失。 2.6.2 随机存储器RAM 为维持DRAM信息不变，需要定时对DRAM进行刷新（Refresh），即对电容补充电荷。 因此，集成度可以做得很高，成本低、但它需外加刷新电路。 DRAM的工作速度比SRAM慢得多，一般微型机系统中的内存储器多采用DRAM。 2.6.2 随机存储器RAM RAM的符号如图2-34所示。 2.6.2 随机存储器RAM WE：写控制； A：地址线； ME：选通信号，为1时RAM选中，为0时不选中； DIN：写入数据通道； Dout：读出数据通道。 2.6.2 随机存储器RAM 为了可靠地向RAM写入数据，需要增加一个器件，称为存储器数据寄存器（MDR）； 一个可控缓冲寄存器，它的作用是将要写入的数据暂存在MDR中； 以等待控制器发出WE =1写有效命令，才写入RAM中去。 2.6.2 随机存储器RAM MDR、MAR 、RAM 联系如图2-35所示 。 2.6.2 随机存储器RAM RAM有256个单元，需要8位地址信号； MAR用来存放地址信号，所以MAR为8位的缓冲寄存器。 RAM每个单元存放12位二进制，所以MDR应该是12位的缓冲寄存器。 2.6.2 随机存储器RAM 例如：一个微型计算机的一部分电路如图2-36所示。 2.6.2 随机存储器RAM 这部分的控制字为： CON = CPEPLMWE MELDLIEI 8位 2.6.2 随机存储器RAM 已设计好的控制字次序如下： CON = LPEPLMWE MELDLIEI CON1 = 0 1 1 0 0 0 0 0（60H） CON2 = 0 0 0 0 0 0 1 0（02H） CON3 = 0 0 0 0 0 1 0 1（05H） CON4 = 0 0 0 1 1 0 0 0（18H） CON5 = 1 0 0 0 0 0 0 0（80H） 2.6.2 随机存储器RAM 开机时： CLR=1 使PC = 0000 0000 2.6.2 随机存储器RAM CON1时： EP = 1 LM =1 MAR = PC = 0000 0000 指向RAM的R0。 2.6.2 随机存储器RAM CON2时： LI =1 当第二个CLK时，I = I0 外部数据装入I。 2.6.2 随机存储器RAM CON3时： LD = 1 EI =1 当第三个CLK时 MDR = I = I0 2.6.2 随机存储器RAM CON4时： WE=1 ME =1 RAM开始写入 不受CLK控制 I0装入RAM的R0中。 2.6.2 随机存储器RAM CON5时： CP=1 PC+1 PC = 0000 0001 第2章思考题 教材35页（不用交） 2.1 2.5 2.10 第3章 微型计算机的 基本工作原理 3.1 微型计算机结  构的简化形式 微型计算机结构的简化形式 为了易于分析和理解，我们先介绍一个简化的微型计算机模型。 简化结构模型见教材41页图3-1（a）所示。 微型计算机结构的简化形式 微型计算机结构的简化形式 其硬件结构特点如下： （1）功能简单：只能做两个数的加减法； （2）内存量小：只有一个16x8 PROM； （3）字长8位：二进制8位显示； （4）手动输入：无输入接口，用拨动开关输入 程序和数据