verilog的语法.pdfVIP

数字逻辑与处理器基础实验 Verilog硬件描述语言 HDL的特点和优势  基于文本的方式，具有可重用性和设计灵活性  高层次实现，与具体细节无关，例如MOS、BJT  设计开发容易，能够在设计初期发现问题  自动将高层次描述转换到具体的工艺实现  大量的自动化工具辅助完成设计验证和实现  形成了芯片设计验证的统一标准，是芯片行业飞速 发展的重要基础  大量的HDL语言 – ABEL、ISPS、VHDL、Verilog、SystemC、SystemVerilog …… 2 Verilog语言的发展历史 “Verilog”= “Verification” + “Logic” 并入 Verilog SystemVerilog IEEE1364-2005标 标准IEEE 1800 准发布 使用模拟和数字 2009 的Verilog 标准 2001 2005 发布 有关Verilog 的 全部权利都移交 1995 Verilog OVI IEEE1364-2001标 1990 1999 准发布 Cadence购买 Verilog版权 Verilog IEEE1364-1995标 1987 准发布 Verilog XL 诞生 1989 Verilog HDL公 开发表 , Synopsys公 1980 s 司支持 Verilog输入 3 Verilog is a HDL  软件编程语言最终被转换为机器指令，可以在一台 计算机上运行  硬件描述语言，其语法和结构用于描述硬件电路的 行为和结构 module MUX4x1(Z, D0, D1, D2, D3, S0, S1); output Z; input D0, D1, D2, D3, S0, S1; and u0 (T0, D0, S0bar, S1bar) , u1 (T1, D1, S0bar, S1), u2 (T2, D2, S0, S1bar), u3 (T3,