18V千兆以太网收发器低抖动时钟电路.PDFVIP

下载本文档

2
0
约1.49万字
约 6页
2018-02-16 发布于天津
举报
版权申诉

18V千兆以太网收发器低抖动时钟电路.PDF

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

18V千兆以太网收发器低抖动时钟电路

( ) 第 44 卷　第 1 期复旦学报自然科学版　 Vo1. 44 , 　No. 1 2005 年 2 月 Journal of Fudan University (Natural Science) 　 Feb. , 　2005 　 ( ) 　　文章编号 2005 　　　 1. 8 V 千兆以太网收发器低抖动时钟电路陆　平 , 王　彦 , 李　联 , 郑增钰 , 任俊彦 ( 复旦大学　专用集成电路与系统国家重点实验室 , 上海 200433) ( ) μ 摘　要 : 采用新型的高速鉴频鉴相器 TSPC 、典型的抗抖动的电荷泵和对称负载差分延迟单元 ,设计了 0. 18 m ( 标准 CMOS 工艺、1. 8 V 工作电压的锁相环 ,经过系统稳定性验证和 spice 仿真 ,125 MHz 的最大时钟输出在 75 ℃ ) σ @TT 情况下 ,具有 ±3 = 70 ps 左右的 longterm 低抖动. 同时 ,在 3 种不同工艺下施加 0. 1 V 正弦电源噪声 peakpeak ( Δ 时 ,对电路的工作情况进行了仿真 ,均能很好满足电路设计的要求对于 1000 BaseT , t = 8 ns/ 16 = 500 ps ,根据 ( ) ) 时钟恢复算法的仿真 ,较严格 peakpeak 抖动要求约为 2 %～3 % ×baud = 160～240 ps . 关键词 : 模拟集成电路 ; 鉴相器 ; 电荷泵; 压控振荡器 ; 瞬时抖动 ; 长期抖动中图分类号: TN 492 　　　　文献标识码 : A 锁相环是模拟电路的一个重要模块 ,在很多的领域都有广泛的应用. 锁相环电路通过比较输入和输出信号的相位 ,调整输出信号的频率 ,使整个环路的输入和输出信号的频率相等、相位恒定. 锁相环的这种特性能够抑制电路中噪声给时钟带来的影响 ,消除由于路径延迟引起的相位迟滞.