初级建模实例.ppt.Convertor.doc

初级建模实例 一、触发器 触发器是逻辑电路中广泛采用的存储信息的元件，种类有R-S触发器、J-K触发器、D触发器、T触发器等。其中D触发器是最常用的。 因为触发器是边沿敏感的元件，所以一般在always语句中敏感列表使用posedge和negedge。 1. 上升沿D触发器 data是数据输入端，clk是时钟输入端，q是输出端。 1 module dff （data，clk，q）； input data，clk； output q； always@（posedge clk） q=data； endmodule 2 2. 带异步复位端的上升沿触发器 reset是异步复位端，当reset变成0时就执行复位，而不管当前时钟信号如何，即复位行为与时钟不是同步的，所以称为异步复位。 3 module dff_1 ( data, clk, reset, q ); input data, clk, reset; output q; reg q; always @ ( posedge clk or negedge reset) if (!reset) q=1’b0; else q=data; endmodule 4 3. 带异步置数端的上升沿触发器 preset是异步置数端，当preset变为0时，输出q置为1。 module dff_2 ( data, clk, preset, q ); input data, clk, preset; output q; reg q; always @ ( posedge clk or posedge preset) if (!preset) q=1’b1; else q=data; endmodule 5 4. 带同步复位端的上升沿D触发器 reset是同步复位端，与异步复位端不同的是，同步复位行为是在时钟信号控制下进行的，即当某个时刻复位信号生效，但必须等到下一个时钟上升沿时才能执行复位，即复位行为与时钟同步。 6 module dff_3 ( data, clk, reset, q ); input data, clk, reset; output q; reg q; always @ ( posedge clk ) if (!reset) q=1’b0; else q=data; endmodule 7 5. 带异步复位端和使能端的上升沿D触发器 en是使能端，当en高电平有效时，才能输出数据。 module dff_3 ( data, clk, reset, en, q ); input data, clk, reset, en; output q; reg q; always @ ( posedge clk or negedge reset ) if (!reset) q=1’b0; else if (en) q=data; endmodule 8 二、锁存器 和触发器一样，锁存器也是一种具有存储功能的元件，两者不同之处是，锁存器是电平敏感的存储器件，而触发器是边沿敏感的存储器件。所以在always语句的敏感列表中不会使用posedge和negedge。 1. 带使能端的锁存器 锁存器有一个数据输入端data，数据输出端q和一个使能端enable。当使能端enable有效时，才能把数据输入到锁存器中。 9 module d_latch ( enable, data, q); input data, enable; output q; reg q; always @ ( enable or data ) if ( enable ) q=data; endmodule 10 2. 可异步选通数据的锁存器 gate是一个异步数据选通端，gate用于选通输入数据，当gate为1时将输入数据与gate做与操作后输出，所以当gate为1是，输出就是输入的数据，否则输出是0。 module d_latch ( enable, gate