[工学]EDA技术实用教程课件第一章 可编程逻辑器件简介.pptVIP

第1章 可编程逻辑器件简介 1.1可编程逻辑器件（PLD)的分类 逻辑符号说明 1.2可编程逻辑器件发展1.2.1可编程只读存储器PROM 掩模ROM ROM的数据表 基于三级管的一次性可编程PROM单元 可擦除的PROM 可擦除的可编程只读只读存储器（EPROM) 高电压编程，紫外线擦除 电可擦除的可编程只读只读存储器（E2PROM) 高电压编程，擦除 快闪存储器FLASH MEMORY 高密度、大容量、低成本、使用方便 （10年、100000次） PROM用于组合逻辑电路 PROM的逻辑阵列结构 PROM实现半加器 PROM的缺点 速度慢 需要不同的工艺，不易集成 输入端的增加引起存储容量增加，按２的幂递增 1.2.2可编程逻辑阵列PLA PLA优缺点： 对于多输入、多输出的函数，逻辑化简难 运行速度下降了 1.2.３可编程阵列逻辑PAL 与阵列可编程，或阵列固定 能够实现大量布尔方程，依据德摩根定理 PAL优点： 速度提高了 节省了片上空间 复杂度提高引发了HDL语言的诞生 1.2.４通用阵列逻辑器件GAL（ General Array Logic Device） 工艺上采用了E2PROM 延用了PAL与阵列可编程，或阵列固定结构 结构上增加了输出逻辑宏单元OLMC（Output Logic Macro Cell) 1.2.5掩膜门阵列的ASIC(专用集成电路） 工作速度非常高 密度很高 大批量生产成本低 缺点： 　非循环工程费用高 1.2.6复杂可编程逻辑器件CPLD与现场可编程门阵列FPGA CPLD(Complex Programmable Logic Device) FPGA(Filed Programmable Gate Array) 图GAL16V8逻辑图 (a) 逻辑图； (b) 引脚图 逻辑宏单元 输入/输出口 输入口 时钟信 号输入 三态控制 可编程与阵列 固定或阵列 GAL16V8 图 OLMC的内部结构 (2) 图 OLMC 5 种工作模式的等效电路 (a) 专用输入模式； (b) 专用组合输出模式； (c) 反馈组合输出模式； (d) 时序电路中的组合输出模式； (e) 寄存器输出模式 表 四种PLD的结构特点 TS、 OC TS、 OC、 H、 L TS、 I/O、 寄存器 用户定义 可编程 可编程 固定 固定 固定 可编程 可编程 可编程 PROM PLA PAL GAL 或 与 输 出 方 式 阵 列 类型 * * 可编程逻辑器件 PROM PLA PAL GAL EPLD CPLD FPGA 低密度 1000门 高密度 1000门 ( a ) ( b ) F A B ≥1 F A B 或门 与门 非门 异或门；　　　　　 同或门 基本门电路的PLD表示法 图 PLD输入缓冲器 图 与门表示法 图 PLD连接法 可编程连线 字线 位线 0 0 1 1 W0 W1 W2 W3 D3 D2 D1 D0 VDD 字线 W i U CC 熔丝 位线 D i 字线 W i 熔丝 位线 D i EPROM用编程器烧录 ① EPROM的存储单元采用浮栅雪崩注入MOS管(FAMOS管)或叠栅注入MOS管(SIMOS)。 图 是SIMOS管的结构示意图和符号，它是一个N沟道增强型的MOS管，有Gf和Gc两个栅极。Gf栅没有引出线，而是被包围在二氧化硅(SiO2)中，称之为浮栅，Gc为控制栅，它有引出线。若在漏极D端加上约几十伏的脉冲电压，使得沟道中的电场足够强，则会造成雪崩，产生很多高能量的电子。此时若在Gc上加高压正脉冲，形成方向与沟道垂直的电场，便可以使沟道中的电子穿过氧化层面注入到Gf，于是Gf栅上积累了负电荷。由于Gf栅周围都是绝缘的二氧化硅，泄漏电流很小，所以一旦电子注入到浮栅之后，就能保存相当长时间(通常浮栅上的电荷10年才损失30%)。 图 SIMOS管的结构和符号 浮栅 控制栅 几十伏高压脉冲 ② E2PROM的存储单元如图 所示，图中称为浮栅隧道氧化层MOS管(Flotox)，其结构如图 9-10 所示。Flotox管的浮栅与漏极区(N+)之间有一小块面积极薄的二氧化硅绝缘层(厚度在2×10-8m以下)的区域，称为隧道区。当隧道区的电场强度大到一定程度(＞107V/cm)时，漏区和浮栅之间出现导电隧道，电子可以双向通过，形成电流。这种现象称为隧道效应。 图 Flotox管的结构和符号 图 E2PROM的存储单元 ③ 快闪存储器(Flash Memory)是新一代电信号擦除的可编程ROM。它既吸收了EPROM结构简单、编程可靠的优点，又保留了E2PR