实验十四 时序逻辑电路.pptVIP

实验十四 时序逻辑电路 一、实验目的 1、掌握D触发器、J-K触发器的逻辑功能 2、学习使用触发器组成时序电路 二、实验设备 1、D触发器74LS74 1片 2、JK触发器74LS112 1片 3、XJ4318型双综示波器 1台 4、DZX-1B型电子学综合实验装置 1台 三、实验原理 触发器具有良种稳定状态，用以表示逻辑状态“1”和“0”，在一定的外加信号作用下，触发器可以从一种状态转变到另一种稳定状态，因此，触发器是一个具有记忆力功能的二进制数的存储器件，是构成各种时序逻辑电路的最进本逻辑单元。 三、实验原理 1、基本RS触发器 用两个与非门组成的基本RS触发器如图14-1所示，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。其真值表如表14-1所示。 三、实验原理 2、D触发器 该触发器的状态方程为：Qn+1=Dn，其输入状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器。触发器的应用很广，可用作数字寻好的移位寄存、分频和波形发生。 三、实验原理 3、JK触发器 该触发器的状态方程为： Qn+1=J + Dn 。是下降沿触发器的边沿触发器。 四、实验内容 1、基本RS触发器的功能测试 用74LS00芯片中的与非门构成基本RS触发器，按表14-2要求，验证其逻辑功能。 四、实验内容 2、D触发器的逻辑功能测试 （1）测试 、 的复位、置位功能 （2）测试D触发器的逻辑功能 按表14-3的要求，验证其逻辑功能 四、实验内容 3、JK触发器逻辑功能测试 （1）测试 、 的复位、置位的功能 （2）测试JK触发器的逻辑功能 按表14-4要求，验证其逻辑功能。 四、实验内容 4、时序电路（二位二进制计数器） 由两个D触发器组成二位二进制计数器，其线路如图14-2所示，在CP端接入单次脉冲，记录计数器的输出状态，列出真值表。 从CP端输入连续方波，用双踪示波器同时观察相邻的两个输出波形，并画出CP、Q0、Q1 的波形，说明二者之间的频率关系。 四、实验内容 5、同步十进制加法计数器 （1）用74LS112设计一个同步十进制计数器，画出设计电路图 （2）测试其逻辑功能，列出真值表并画出各位输出的对应波形 五、预习要求 1、复习D触发器、JK触发器的逻辑功能 2、按实验内容4、5的要求设计线路，拟定设计方案 六、实验报告要求 1、按实验内容要求列表整理各触发器的逻辑功能 2、画出二位二进制计数器的实验电路，列真值表，画出各位输出的对应波形 3、回答问题： （1）根据实验结果说明实验所用D、JK触发器等用什么信号复位、置位 （ 2）根据实验结果说明实验所用D、JK触发器的触发方式