数字电子技术Chart-3时序逻辑基础与触发器应用.ppt

* 数字系统中常要求所有触发器在时钟脉冲 CP 的控制下同时触发翻转。 * 数字系统中常要求所有触发器在时钟脉冲 CP 的控制下同时触发翻转。 * 数字系统中常要求所有触发器在时钟脉冲 CP 的控制下同时触发翻转。 * 数字系统中常要求所有触发器在时钟脉冲 CP 的控制下同时触发翻转。 * 数字系统中常要求所有触发器在时钟脉冲 CP 的控制下同时触发翻转。 * 数字系统中常要求所有触发器在时钟脉冲 CP 的控制下同时触发翻转。 * 数字系统中常要求所有触发器在时钟脉冲 CP 的控制下同时触发翻转。 * 数字系统中常要求所有触发器在时钟脉冲 CP 的控制下同时触发翻转。 * 数字系统中常要求所有触发器在时钟脉冲 CP 的控制下同时触发翻转。 * 数字系统中常要求所有触发器在时钟脉冲 CP 的控制下同时触发翻转。 * 触发器的初态为0，维持阻塞D触发器状态变化产生在时钟脉冲的上升沿， 其次态决定于该时刻前瞬间输入信号D。 * 触发器的初态为0，维持阻塞D触发器状态变化产生在时钟脉冲的上升沿， 其次态决定于该时刻前瞬间输入信号D。 * SD=RD =1 0 1 1 1 1 Qn+1=Qn D D CP = 0 CP = 0 期间D信号存于Q6 1、维持阻塞D触发器 工作原理： * * CP由0变1 D D D D D D 在CP脉冲的上升沿到来时，触法器的状态改变，且与D信号相同 SD=RD =1 1、维持阻塞D触发器 工作原理： * * SD=RD =1 CP=1 D D 1 若Q3=0， Q4=1 0 1 1 0 置0维持线， 置1阻塞线 1 0 1 1、维持阻塞D触发器 工作原理： * * CP=1 D D 1 若Q3=1， Q4=0 1 0 0 置1维持线，置0阻塞线 1 1 SD=RD =1 1 1、维持阻塞D触发器 工作原理： * * 逻辑功能表 0 0 0 0 1 0 1 0 1 1 1 1 特性方程 Qn+1=D 状态转换图 D 1、边沿D触发器 逻辑功能： 3.2.4 边沿触发器 逻辑符号 * * 边沿D触发器状态变化产生在时钟脉冲的触发沿，其次态决定于该时刻前瞬间输入信号D。 工作波形： 1、边沿D触发器 * * 特点总结： （1）边沿触发，无空翻现象，也无一次变化问题。 （2）抗干扰能力极强，工作速度很高。 1、边沿D触发器 * * 下降沿触发的边沿JK触发器 上升沿触发的边沿JK触发器 逻辑符号： 2、边沿JK触发器 * * 工作波形： 2、边沿JK触发器 * * 特点总结： （1）边沿触发，无空翻现象，也无一次变化问题。 （2）抗干扰能力极强，工作速度很高。 （3）功能齐全，使用方便灵活。 2、边沿JK触发器 * * 1. 集成基本RS触发器 以TTL集成触发器74LS279为例，每片中包含四个独立的由与非门构成的基本RS触发器。其中第一和第三个触发器各有两个S’端，在其中任一端上输入低电平均能将触发器置1。 3.2.5 集成触发器 * * 2. 集成主从RS触发器74LS71 逻辑符号 引脚分布图 该触发器分别有三个S 端和三个R 端，分别为与逻辑关系，即1R = R1·R2·R3，1S = S1·S2·S3。 3.2.5 集成触发器 * * 逻辑符号 引脚图 预 置 输 入 端 清 零 输 入 端 高速CMOS双JK触发器 属于负跳沿触发的边沿触发器 主从TTL的7476、74H76、边沿TTL74LS76等，功能都一样。 3. 集成主从JK触发器HC76 3.2.5 集成触发器 * 特点： （1）有3个J端和3个K端，它们之间是与逻辑关系。 （2）带有直接置0端RD和直接置1端SD，都为低电平有效，不用时应接高电平。 （3）为主从型结构，CP下跳沿触发。 3. 集成主从JK触发器74LS72 3.2.5 集成触发器 * 特点： （1）单输入端的双D触发器。 （2）它们都带有直接置0端RD和直接置1端SD，为低电平有效。 （3）为CMOS边沿触发器，CP上升沿触发。 4. 集成边沿D触发器 3.2.5 集成触发器 * ①74LS112为CP下降沿触发。 ②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。 注意 5. 集成边沿JK触发器 3.2.5 集成触发器 * 将JK触发器的J和K相连作为T输入端就构成了T触发器。 T触发器特性方程： 0 0 0 1 1 0 1 1 T Qn 0 1 1 0 Qn+1 功能 T触发器