一、系统仿真软件Matlab.ppt

仿真结果 数字结果 模拟结果 */72 三、 演示 */72 Modelsim 仿真步骤 准备阶段 建立新的编译库 File?New?library 建立新的工程 File?New?project 添加.v文件到新的project,包括测试激励testbench 编译 仿真 */72 准备阶段—Linux下启动软件 创建启动软件的目录 mkdir sim 进入到启动软件的目录 cd sim 启动Modelsim source /opt/demo/modelsim.env(注意空格) vsim */72 准备阶段—Linux下文本编辑 启动命令 gedit */72 Linux 文本编辑器 gedit */72 建立新的工作库 */72 建立新的工程1/2 */72 建立新的工程2/2 存放verilog代码的目录 */72 编译 编译前状态 编译后状态 */72 编译状态刷新 状态刷新很慢的情况下 在主窗口下鼠标右键 弹出来的选项中选择 Update */72 编译错误查看 绿色对号表示编译无误。红色叉号表示有错误。 黄色感叹号表示有警告。错误查看：双击红色叉号。 数字表示错误代码行数，比如这里的16，表示代码第16行有错误，双击这行可以直接定位到错误处。 */72 错误修改 错误修改后需要保存，保存后代码状态又变成问号，需要重新编译。 */72 仿真1/2 启动仿真方法一 选择的这个模块一定要是testbench的模块 */72 仿真2/2 启动 仿真 方法二 选中testbench模块后鼠标右键 */72 波形查看 变量 过程块 */72 波形查看 选中要查看 的模块， 鼠标右键 */72 波形查看 跑固定时间 跑完全部 */72 结束仿真 */72 THANK YOU! */72 * 梳状滤波器的幅频曲线放大图 */72 补偿后 的曲线 抽取滤波器Simulink仿真结果 输入信号 第一级半带滤波器 第二级半带滤波器 CIC滤波器 CIC补偿滤波器 */72 Filter DesignAnalysis 也可用命令：filterbuilder */72 滤波器系数 */72 生成 HDL代码 */72 生成HDL代码参数设置 */72 Verilog 类型滤波器代码 */72 生成对应的Testbench */72 插值滤波器 第一级半带滤波器 2倍插值 第二级半带滤波器 2倍插值 CIC滤波器 16倍插值 */72 插值滤波器Simulink仿真结果 输入信号 第一级半带滤波器 第二级半带滤波器 CIC滤波器 */72 二、数模混合仿真 */72 SpectreVerilog仿真技术 Mixed-Signal Simulator 的基本结构 以模拟电路仿真器为核心 同时包含模拟和数字两个仿真核: Specter仿真器 Ncverilog仿真器 */72 软件启动 source /opt/demo/cdsmmsim7_cal11.env source /opt/demo/ldv4.env icfb */72 数模混合仿真流程 创建模拟电路symbol 创建数字电路symbol 创建数模混合电路图 创建数模混合仿真配置文件 打开仿真配置文件设置数模接口电平 打开仿真器并设置 仿真 */72 创建模拟电路symbol 1/4 */72 1.添加输 入输出管脚 2.创建 symbol 创建模拟电路symbol 2/4 */72 创建模拟电路symbol 3/4 */72 管脚位置 创建模拟电路symbol 4/4 */72 创建数字电路symbol 写代码时摁键盘上的insert键； 代码输入完成摁esc键； 然后输入:wq 摁回车键即可 名称要一样 */72 创建数模混合电路图 模拟模块 数字模块 */72 创建数模混合仿真配置文件1/4 */72 创建数模混合仿真配置文件2/4 */72 创建数模混合仿真配置文件3/4 */72 创建数模混合仿真配置文件4/4 */72 确认无误后保存 打开仿真配置文件 */72 打开mix-signal选项 */72 设置Partition选项 */72 设置数模接口电平 低电平 高电平 */72 设置数模接口电平 下降时间 上升时间 */72 打开仿真器并设置1/3 */72 打开仿真器并设置2/3 */72 打开仿真器并设置3/3 */72 浙大微电子 浙大微电子 浙大微电子 浙大微电子 浙大微电子 浙大微电子 浙大微电子 浙大微电子