EDA课程设计---电子时钟.docVIP

EDA技术课程设计 课题： 电子时钟 系 别： 电气与电子工程系 专 业： 电子信息工程 姓 名： 学 号： 指导教师： 河南城建学院 2012年6月 日 成绩评定· 一、指导教师评语（根据学生设计报告质量、答辩情况及其平时表现综合评定）。 二、课程设计评分 成绩： 2012年 6月 日 目 录 一、设计目的 1 二、设计要求 1 三、总体设计方案要求 1 1、设计的总体原理 1 2、设计内容 1 四、EDA设计与仿真 2 1、秒计时器模块 2 2、分计数器模块 4 3、时计数器模块 6 4、分频器模块 8 5、扫描电路模块 9 6、译码显示器模块 11 7、系统设计 13 五、硬件实现 16 1、硬件实现步骤 16 2、硬件实现结果 16 六、设计总结 18 七、参考文献 18 八、设计生成的电路总图 18 一、设计目的 这次课程设计主要是培养我们的实际动手能力及对EDA这门课程的深入的理解，增强我们对EDA程序设计流程的掌握。这个课题还要求我们掌握计数器的设计，六十进制计数器和二十四进制计数器的设计方法，以及各个进制之间的连接关系。 二、设计要求 1、具有时、分、秒，计数显示功能，以二十四时制循环计； 2、设置启动、暂停开关，以满足启动计时和停止计时的功能； 3、要求计时精度为0.01秒，最长时间为24H。 4、具有时间设置（清零、调节小时和分功能）和闹钟功能；（扩展功能选作） 5、整点报时，整点报时的同时，LED灯花样显示或者给段动听音乐；（扩展功能选作） 三、总体设计方案要求 1.设计的总体原理 要实现一个数字时钟系统，整个系统由主要模块电路模块和外部输入输出以及显示模块组成。首先分别实现单个模块的功能，然后再通过级联组合的方式实现对整个系统的设计。原理框图如下: 图3-1.总体设计框图 2.设计内容 电子时钟主要模块有四个,它包括脉冲信号产生模块（即分频电路）、计数模块（计数模块又分为秒计数模块、分计数模块和时计数模块）、码显示模块、复位模块。各个模块先用EDA技术中的VHDL语言编程仿真，再生成各个小模块的模拟元件，再元件例化，根据设计连接电路实现数字电子钟系统。 四、EDA设计及仿真（各个模块设计程序、原理框图及仿真波形图）1.秒计时器（second）library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity second is port(clk,reset:in std_logic; sec1,sec2:out std_logic_vector(3 downto 0); ---------秒计数器的两个输出; cin:out std_logic); end second; architecture second1 of second is signal sec1_t,sec2_t:std_logic_vector(3 downto 0); ---------秒计数器的中间信号; begin process(clk,reset) begin if reset=1then sec1_t=0000; ----------复位信号为1时秒信号复位; sec2_t=0000; elsif clkevent and clk=1then if sec1_t=1001then sec1_t=0000; ------秒计数器的个位为9时变为0; if sec2_t=0101then sec2_t=0000; ------秒计数器的十位为5时变为0; else sec2_t=sec2_t+1; -----秒计数器的十位不为5时加1; end if; else sec1_t=sec1_t+1; -----秒计数器的个位不为9时加1; end if; if sec1_t=1001 and sec2_t=0101then ----------当计数器数值为59时向分为进1； cin=1;