黄鑫《数字电子技术基础》第七章 半导体存储器.pptVIP

第七章 半导体存储器 存储容量 — 指一个存储器所能存放的最大信息量。通常用B（Byte字节）、KB（千字节）、MB（兆字节）、GB（吉字节）表示。 存取时间 — 指完成一次存储器读/取操作所需的时间（又称读写时间）。 可靠性— 指存储器在规定时间内无故障工作的情况。一般采用平均无故障时间间隔（MTBF）衡量。MTBF长，存储器可靠性好。 价格— 由存储器容量、性能决定。 7.2 只读存储器(ROM) *掩膜式ROM ___ 数据已确定,无法更改。 7.2.1 掩模ROM 一、结构 存储矩阵： 存储矩阵的每个交叉点是一个“存储单元”； 交叉点接二极管==存入“1” 交叉点没接二极管==存入“0” 交叉点数目=存储单元数目=存储量（容量） 存储器的容量：“字数 x 位数” 7.2.2 可编程ROM（PROM） 7.2.3 可擦除的可编程ROM（EPROM） 存储的数据可以擦除重写 分类 一、用紫外线擦除的PROM（UVEPROM） 控制栅：控制读出和写入 浮置栅：长期保存注入电荷 二、电可擦除的可编程ROM（E2PROM） 总体结构与掩模ROM一样，但存储单元不同 浮置栅没有负电荷：T1导通，Bj读出0； 浮置栅有负电荷： T1截止， Bj读出1； 可延长隧道区超薄氧化层的寿命。 隧道区产生强电场； 漏区的电子通过隧道区到达浮置栅，形成存储电荷； Flotox管的开启电压提高到+7V以上； 读出时GC上的电压为+3V， Flotox管不会导通； 一个字节擦除后，所有的存储单元均为1状态。 使写入0的存储单元的Flotox管浮置栅放电； 浮置栅通过隧道区放电； 开启电压降为0V 读出时Ge上加+3V电压，Flotox管导通 三、快闪存储器（Flash Memory） 为提高集成度，省去T2（选通管） 改用叠栅MOS管（类似SIMOS管） ROM图的简化结构图: 存储容量: 字数 × 位数 例1:如图所示ROM的存储容量为: 7.4 存储器容量的扩展 7.4.1 位扩展方式 7.4.2 字扩展方式 位、字扩展: 扩展地址线和数据线 例1:将1024×2的RAM扩展成2048×4的RAM ROM的分析——例题1 例题1: 分析如图所示电路的逻辑功能。 解： ROM的分析——例题2 例题2：分析如图所示电路的逻辑功能。 7.5 用存储器实现组合逻辑函数 一、基本原理 若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数 二、举例 用ROM的设计逻辑函数 例题1: 用ROM设计逻辑函数: 例题2: 用ROM设计一个一位全减器. 例题3：用ROM实现多输出函数 ROM的设计——例题1 例题1: 用ROM设计逻辑函数: 解：* 将函数整理成最小项表达式： * 画ROM的连接图 ROM的设计——例题2 例题2:用ROM设计一个一位全减器. 解：* 列真值表 ROM的设计——例题2（续） ROM的设计——例题3 例题3:用ROM实现多输出函数 ROM的设计——例题3（续） 例题3:用ROM实现多输出函数 解：* 写最小项表达式 第七章作业：1，3，8，9，10， 11.8 本章习题类型与解题方法 1.存储器扩展容量的方法 2.用存储器设计组合逻辑电路 7.3 随机存储器(RAM) 优点：读、写方便，使用灵活 缺点：停电后存储的数据丢失 分类 静态随机存储器SRAM 动态随机存储器DRAM 返回 7.3.1 静态随机存储器SRAM （一）SRAM的结构 读/写控制电路： 对电路的工作状态进行控制 读/写控制信号R/W’=1, 读数据 R/W’=0, 写数据 片选输入端CS’=0，RAM正常工作 CS’=1，所有的输入/输出端均为高阻态 （二）SRAM的静态存储单元 静态存储单元： 在SR锁存器的基础上附加门控管而构成 六管CMOS静态存储单元 六管N沟道增强型MOS管 （二）SRAM的静态存储单元 返回 单管存储单元 7.3.2 动态随机存储器DRAM 原理： MOS管栅极电容可以存储电荷 写数据： 字线高电平，T导通，位线上的数据经T存入CS中 读数据： 字线高电平，T导通， CS经T向CB提供电荷，位线获得读出的信号电平 256MB DDR SDRAM原理图 DRAM芯片组 成的内存模块 返回 例：用八片1024 x 1位→ 1024 x 8位的RAM 一片ROM或RAM不能满足容量的要求 字数够用，位数不够用 接法：将各片的地址线、读写线、片选线并联 1024 x 8 RAM 例：用四片256 x