数字时钟的的设计.docVIP

设计报告 题 目 学 院 专 业 班 级 姓 名 1 数字电子钟设计方案 。 1.2数字电子钟组成框图 数字钟的组成框图如图1.1所示分别由显示电路，译码电路，计数器，校时电路，和脉冲产生的分频器及振荡器。 图1.1数字钟的一般构成框图 1.3单元电路设计及元器件参数选择 1.3.1 秒信号电路 它是数字电子钟的核心部分，它的精度和稳定度决定于数字中的质量.通常晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。 多谐振荡器电路与分频电路如图1.2所示。多谐振荡器与分频电路为计数器提供计数脉冲和为计数器提供校时脉冲。 1.3.2 时、分、秒计数器 秒信号经秒计数器、分计数器、时计数器之后。分别得到显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。要实现这一要求，可选用的中规模集成计数器较多，这里推荐74LS160或74LS161。 a.六十进制计数器，它由两块中规模集成十进制计数器74LS161，一块组成十进制，另一块组成六进制。组合起来就构成六十进制计数器，如图1.5所示六十进制计数器。 图 1.5两块74LS190构成的六十进制计数器 b.二十四进制计数器。它由两块中规模集成十进制计数器74LS190构成。当高位出现0010状态，低位为0100状态，即计到第24个来自“分”计数器的进位信号时，产生反馈清零信号，如图1.6所示为二十四进制计数器。 图 1.6两块74LS190构成的二十四进制计数器 1.3.3 译码显示电路 选用器件时应当注意译码器和显示器件相互配合。一是驱动功率要足够大，二是逻辑电平要匹配 秒计数器、分计数器、和时计数器的计数分别输送给各自的显示译码器CD4511，在数送给各自的数码管，显示出时、分、秒的计时。电路如图1.7所示为计数、译码显示电路。 1.7 计数、译码显示电路 1.3.4 校时电路 用开关校时abc分别为时分秒校时开关，space为总开关，可以控制电路的开通与断开。。 1.3.5 总体电路 数字钟以成为人们常生活中数字电子钟一般由振荡器，分频器，译码器，显示器等部分组成。数字钟的应用非常广泛，应用于人家庭以及车站。码头。剧场，办公室等公共场所，给人们的生活，学习，工作，娱乐带来极大的方便，由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确，性能稳定，携带方便等特点，它还用于计时，自动报时及自动控制等各个领域。 尽管目前市场上以有现成数字钟集成电路芯片，价格便宜这些都是数字电路中最基本的，应用最广的电路。数字电子钟的基本逻辑功能框图如下：它是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。他的计时装置的周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能。因此，一个基本数字钟主要由五部分组成。1.13所示为电子钟整体电路。 图1.13 数字电子钟电路 1.4 安装与调试 1 首先调试多谐振荡器。用示波器观察多谐振荡器输出波形，确定多谐振荡器是否正常工作，振荡频率是否是1Hz。调节电位器Rw，使多谐振荡器产生频率为2Hz的方波信号。 2 调试分频器。用示波器观察分频器输出波形，确定信号频率是否是1Hz。 3调试计数、译码显示电路。将秒信号输送给秒计数器、分计数器、和时计数器，观察各计数器是否工作正常。 4 调试校时电路。观察校时电路是否起到校时作用。 5 整体调试。各部分电路连接起来，观察电子钟是否正常工作。 经测试本电路可以实现：计时功能，校时功能，闹钟功能，采用555制作的秒发生器。 3 总结 我们学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。从中对我们学的知识有了更进一步的理解。 在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。至于设计的成绩无须看的太过于重要，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。另外，我们设计要从市场需求出发，既要有强大的功能，又要在价格方面比同等档次的便宜。 同时对普通计数器如何构成n进制计数器有了更深的了解和掌握，对自我的实际操作能力也有了很高的提升。