基于FPGA的秒表的设计与实现.docVIP

合肥师范学院 毕 业 设 计（论 文） 专 业 电子信息工程 班 级 xxxxxxx 学生姓名 xxx 学 号 xxxxxxxx 课 题 基于FPGA的秒表设计与实现 指导教师 xxxxxx 仅作参考 适当摘抄 摘 要 该设计是基于FPGA在 Quartus II 9.0软件下应用VHDL语言编写程序,进行了计算机仿真，并给出了相应的仿真结果。本设计有效的克服了以往的秒表的缺点采用EDA技术采取自上而下的设计思路，将设计分为若干个模块并对各个模块进行设计。该电路能够实现很好的计时功能,计时精度高，最长计时时间可达一个小时。 关键字： FPGA；VHDL；Quartus II ；EDA； Abstract This design is a digital watch which is used for athletic contests and is based on FPGA using VHDL language to write program in Quartus II9.0 software at the same time showing the corresponding simulation result. This design effectively overcomes the traditional digital watch weaknesses and takes a top-down approach to design, which willl design divides into certain modules and carries on the design to each module . This circuit is able to carry out excellent timing function, has high timing precision, and the longest timing time could reach an hour. Key Words: FPGA； VHDL；Quartus II ；EDA； 第一章 绪论 4 1.1课题背景 4 1.2 硬件描述语言 5 1.2.1 VHDL语言 6 1.2.2 VHDL设计中电路简化问题的探讨 7 1.2.3用EDA方法设计数字系统的灵活性 7 第二章 Quartus II 软件 8 2.1 QuartusII软件概述 8 2.2 QuartusII设计过程 8 2.2.1创建工程 8 2.2.2文本文件 10 2.2.3 设计项目编译 10 2.2.4设计项目波形仿真 11 2.2.5生成符号文件 11 2.2.6编程下载 11 第三章 设计思想与设计方案 11 3.1 系统设计路线 11 3.2 系统设计方案 11 3.3 系统设计流程 12 3.4 分析 12 第四章 系统设计 13 4.1 总体设计 13 4.1.1数字秒表的设计原理 13 4.1.2按键消抖电路 14 4.1.3时钟分频电路模块 14 4.1.4主控电路模块 15 4.1.5计时电路模块 16 4.1.6显示控制电路模块 16 4.2 数字秒表的顶层描述 17 第五章 系统功能仿真 17 5.1 系统仿真 17 5.2 仿真结果 18 结 论 21 参考文献 21 绪论 电子设计的之路是数字化已成为共识。在数字化的道路上，我国电子设计技术的发展经历了许多重大的变革与飞跃从应用SSI通用数字电路芯片构成电路系统，到MCU(微控制器或单片机)广泛应用，电子系统设计上发生里程碑意义的飞跃，这一不克服了数字电路系统多不可逾越的困难，同时为电子技术的应用开拓了更广阔的前景。MCU的广应用并没有抛弃SSI的应用，而是为它们在电于系统中找到了更合理的地位。FPGA/CPLD现场可编程逻辑器件／复杂可编程逻辑器件在基础上的广泛应用某种上说，新的电子系统运转的物理机制又回到原的纯数字电路结构，但在更高层次上容纳了数字技术的优秀部分，对MCU系统将是—种扬弃，但电子设计技术操作和系统构成的整体上却发生的。。以大规模集成电路为物质基础的EDA技术终于打破软硬件之间最后的，使软硬件工程师们有了共同的语言。Electronic Design Automation，）当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，用电省的方向发展。推动其迅速发展的决定性因素就是使用了现代化的EDA设计工具。EDA是在上世纪90年代初，从CAD（计算机辅助没计）、CAM（算机辅助制造）、