第1章 EDA技术概述 《EDA技术》PPT 教学课件.pptVIP

图中是乘积项阵列，实际上就是一个与阵列，每一个交义点都是一个可编程熔丝，若导通则实现的是与逻辑。中间的乘积项选择矩阵是一个或阵列，与阵列一起完成组合逻辑。 该图是一个D触发器，它的时钟、清零信号都可以编程选择，可以使用专用的全局清零和全局时钟，也可以使用内部逻辑产生的时钟和清零。若不需要触发器，则可将其旁路信号直接给PIA或I/O端子。 图1-3 实现组合逻辑 图1-5 逻辑单元 (LE) 内部结构 四、面向CPLD/FPGA的EDA设计流程 EDA设计的大部分工作都是在EDA软件工具平台上进行的，面向CPLD/FPGA的EDA设计流程如图1-6所示。EDA设计流程包括设计准备、设计输入、设计实现、器件编程4个步骤，以及相应的功能仿真、时序仿真、硬件测试3个设计验证过程。 1.设计准备 设计准备是设计者在进行系统设计之前，根据任务要求，确定系统所要实现的功能及复杂度，进行器件资源的利用、成本等准备工作。如进行方案论证、系统设计分解、器件选择等。 §1.2 可编程逻辑器件 下一页 上一页 2.设计输入 设计输入是设计者将系统的设计按照EDA开发软件的要求以某种形式描述表达出来，并被计算机所接收。设计输入主要有原理图输入方式、采用HDL描述的文本输入方式、波形输入方式、文本和图形混合的设计输入方式。也可以采用“自顶向下”的层次结构化设计法，将多个输入文件合并成一个设计文件。 (1)原理图输入方式 原理图输入是图形输入编辑方式，是一种最直接的描述表达方式。使用软件系统提供的元器件库和各种符号连线设计成系统电路的原理图，形成图形输入文件。其优点是易于实现仿真，便于信号的观察。 §1.2 可编程逻辑器件 下一页 上一页 (2)硬件描述语言输入方式 硬件描述语言输入是文本输入编辑方式，是一种行为描述表达方式。 硬件描述语言输入方式具有很强的逻辑描述和功能仿真，可实现与工艺无关的编程设计。设计者在系统设计、逻辑验证阶段便可确立方案的可行性，输入效率高。运用VHDL或Verilog HDL硬件描述语言进行设计已是当前的趋势。 (3)波形图输入方式 波形图输入方式主要用于建立和编辑波形设计文件及输入仿真向量和功能测试向量。波形图输入适用于时序逻辑仿真，开发软件平台可以根据用户定义的输入波形自动生成输出与输入的逻辑关系。 §1.2 可编程逻辑器件 下一页 上一页 3.设计实现 设计实现是面向CPLD/FPGA的EDA设计的核心环节。在这个环节，开发软件平台将对设计输入文件进行逻辑化简、综合优化、自动适配，最后产生编程用的编程文件。设计实现过程主要包括设计编译检查、逻辑综合优化、适配分割、布局布线、生成编程数据文件等。 (1)设计编译检查 设计输入完成之后，要进行编译。编译过程将进行语法检查，有错误的会提出错误信息报告，供设计者修改。编译后进行设计规则检查，指明设计有无违反规则及是否存在潜在不可靠情况，供设计者纠正。 §1.2 可编程逻辑器件 下一页 上一页 (2)逻辑综合优化 逻辑优化主要是面积优化和时间优化。面积优化的目的是使设计所占用的PLD中的逻辑元件(LE)数最少。时间优化的目的是使设计的系统传输延迟时间最小。综合的目的是将多个模块化设计文件合并为一个网表文件。 (3)适配分割 适配是将综合器产生的网表文件针对具体的日标器件进行逻辑映射操作。分割工作也在适配的过程中自动实现，主要是在整个设计不能装入一片器件时，自动分割成多块并装入同一系列的多片器件中。 §1.2 可编程逻辑器件 下一页 上一页 (4)布局布线 布局布线工作是在设计验证通过后由软件自动完成的，能以最优的方式对逻辑元件进行布局，实现元件间的布线互连。布局布线完成后，软件自动生成布线报告，为设计者提供设计中资源利用的相关信息。 (5)生成编程数据文件 软件最后会自动生成可供器件编程使用的数据文件。目标器件若是CPLD，则是生成熔丝图文件(JEDEC文件，也简称JED文件)，若是FPGA，则是生成位流数据文件(BG文件)。 §1.2 可编程逻辑器件 返 回 上一页 §1.3 本章小结 返 回 EDA技术概论 面向CPLD/FPGA的EDA设计流程 EDA技术的主要内容 可编程逻辑器件的结构和原理 可编程逻辑器件的分类 可编程逻辑器件的发展 EDA技术的历史与发展 EDA技术的概念 可编程逻辑器件 EDA历史与发展 图1-1 基于乘积项的PLD内部结构 返 回 图1-2 宏单元结构 返