锁相技术2精选.docVIP

第五章 集成锁相环 锁相技术可广泛用于广播电视、雷达通信、频率合成、信号自动跟踪、自动控制、FM解调、电机稳速、抑制电网干扰、时钟同步等领域。本章首先介绍锁相环的基本概念，然后重点阐述CMOS集成锁相环CD4046的工作原理与应用技术。 第一节 锁相环简介 众所周知，如果广播电台发射的信号频率不稳定，或者超外差式收音机的本级振荡频率不稳定，在收听节目时就很容易发生“跑台”、“串台”现象，严重影响收听效果。假设收音机具有自动跟踪电台的本领，能根据电台频率的变化随时调整本振频率，确保465kHz的差频不变，则上述问题可迎刃而解。而这正是锁相环的用途之一。目前，在现代通信设备、彩色电视机、高档收录机中，广泛采用了锁相技术。 所谓锁相，就是实现相位同步。能使两个电信号的相位保持同步的闭环系统叫锁相环（PLL）。锁相环主要包括四部分：相位比较器（PD亦称鉴相器），低通滤波器（LPF）；压控振荡器（VCO）；负反馈电路（运算器）。锁相环属于闭环控制系统，其基本构成如图5-1所示。使用锁相环时一般要在负反馈线路中插入一个运算器：除法器（÷N）、乘法器（×N 图5-1 锁相环的基本构成 ）、加法器（＋N）或减法器（－N）。若令锁相环的输出频率f2分别为N f1、f1/Ｎ、f1＋Ｎ、f1－N，则运算器的输出频率f2依次对应于f2/N、Nf2、f2－N、f2＋Ｎ。压控振荡器的输出信号为UO(t)，运算器的输出信号为UO(t)。相位比较器一端接输入信号UI(t)，另一端接比较信号UO(t)。比较器将UI(t)与UO(t)的相位进行比较，产生一个与二者的相位差△Φ成正比的误差电压UΦ(t)。UΦ(t)再经过低通滤波器滤除高频分量，得到平均值电压即控制电压Ud(t)，加到VCO的控制端，使之振荡频率改变，进而使f2向输入信号频率f1靠拢，二者频率差迅速减小，直至△f＝0，f2＝f1。此时这两个信号的频率相同且相位差△φ保持恒定（同步），称作相位锁定。这一过程称作“捕捉”过程。能够最终锁定的最大初始频差，叫锁相环的“捕捉范围”。一旦锁相环被锁定在输入频率f1上，它就能在一定的频率范围内自动跟踪f1的任何变化，此频率范围叫“锁定范围”。这表明锁相环总是先捕捉信号，然后再锁定。由于对芯片而言，完成捕捉要比锁定更困难，因此捕捉范围一般要小于锁定范围。需要说明，当f2≠f1时，UΦ(t)代表的是频率差，这对应于捕捉过程；当f2＝f1时，代表相位差，对应于锁定过程。锁相环属于闭环控制系统，其信号流程为 UI(t)→Uφ(t)→Ud(t)→UO(t) ↑ ÷N ↓ 这里的分频器即N进制计数器。该计数器插在锁相环的负反馈电路中，尽管从局部看是除以N，但就锁相环整体而言，则实现了N倍频。 通用集成锁相环CD4046的其最高工作频率约为1.2MHz，高速CMOS电路74HC4046的最高工作频率可达40MHz。 第二节 集成锁相环的工作原理 CD4046是目前国内外最常见的集成锁相环，其同类产品为MC14046、CC4046，均属于CMOS集成电路。 CD4046的逻辑框图如图5-2-1所示。主要包括相位比较器Ⅰ和Ⅱ、压控振荡器VCO、 图5-2-1 CD4046的逻辑框图 线性放大及整形电路A1，另需外接阻容元件构成低通滤波器。PHI1为输入信号端，PHI2为比较信号输入端。PHO1是相位比较器Ⅰ的输出端，PHO2是相位比较器Ⅱ的输出端。VCOI、VCOO分别为压控振荡器的控制端、输出端。INH为禁止端，接高电平时禁止压控振荡器工作。DEMO是解调输出端，用于FM解调。Z为内部独立的齐纳稳压管的负端，其稳定电压UZ≈5V，在与TTL匹配时可提供辅助电源。此外，CD4046还有一个锁相状态输出端PHO3（参见图5-2-3），当环路入锁时该端呈高电平，环路失锁时为低电平，若通过晶体管来驱动发光二极管，即可构成入锁状态指示电路，入锁时指示灯亮。 锁相环的基本工作原理如下：输入信号UI从14脚输入后，经过A1进行放大和整形，加至相位比较器Ⅰ和Ⅱ的输入端。图中将开关S拨到第2脚，相位比较器Ⅰ就把从第3脚输入的比较信号与输入信号UI进行相位比较，由第2脚输出的误差电压UΦ即反映出二者的相位差。UΦ经过由R3、R4、C2组成的低通滤波器滤除高频之后，就获得控制电压Ud，加至VCO的输入端来调整其振荡频率，使f2迅速逼近于Nf1。VCO的输出再经除法器（÷N）进行N分频后，送至相位比较器Ⅰ，继续与U1进行相位比较，最后使f2＝f1，二者的相位差为一恒定值，实现了锁相。需要指出，由f2＝f2/