数字系统课程设计实验报告-抢答器设计.docVIP

， 数字系统课程设计实验报告 班级：测控06-6 姓名： 学号：34 Network Interface Card （NIC）ID：0016eca43456 C:drive serial number ：d 一、QuartusⅡ软件应用与使用方法 （1）QuartusⅡ的应用 QuartusⅡ设计软件提供完整的多平台设计环境，它可以轻易满足特定设计的需要。 它是单芯片可编程系统 (SOPC) 设计的综合性环境。QuartusⅡ 软件拥有 FPGA 和 CPLD 设计的所有阶段的解决方案。QuartusⅡ软件允许您在设计流程的每个阶段使用 QuartusⅡ 图形用户界面、EDA 工具界面或命令行界面。可以在整个流程中只使用这些界面中的一个，也可以在设计流程的不同阶段使用不同的选项。 （2）QuartusⅡ的使用方法 1、修改序列号 修改QuartusⅡ序列号文件为图中号码 2、Quartus II基本使用 1. 使用 New Project Wizard （File 菜单）建立新工程并指定目标器件或器件系列。 2. 使用 Text Editor （文本编辑器）建立 Verilog HDL、VHDL 或 Altera硬件描述语言 (AHDL) 设计。 您可以使用 Block Editor （原理图编辑器）建立流程图或原理图。流程图中可以包含代表其它设计文件的符号。 3.编译原理图 4．定义芯片引脚 5. 使用 Timing Analyzer 对设计进行时序分析。 6. 使用仿真器对设计进行时序仿真。 二、对QuartusⅡ设计的理解 通过对复杂设计的学习虽然并不十分理解其设计的原理，但建立了对Quartus II的一些基本认识。既Quartus II不是对芯片外部电路的设计，而是通过原理图或语言程序对芯片内部进行设计，在芯片内部形成能实现特定功能的模块。对于复杂设计可以避免大量分离元件的连接，提高仪器的集成度。器件间的连接可以用网标实现而不用完全用线连接，方便清晰，对已经设计好的原理图可以进行器件和波形的仿真，通过仿真可以发现设计的是否符合预期的目的。 三、抢答器的设计 （1）、抢答器的原理 抢答器是由一个主持人和若干抢答者为输入，以数码显示为输出的仪器。当主持人按下时数码管数字清除，当有某个抢答者先摁下式显示摁下者的编号。 （2）、抢答器的分离元件设计 为了更好的说明抢答器的设计原理先采用分离元件设计如图： 图中前三个输入为三个抢答者，第四个输入为主持人，最下面的D锁存器的输入为常“1”。 当三个抢答者中有一个先摁下时通过或门最下面得D锁存器被提供了一个上升沿：“1”。从而此锁存器又为上面三个所存器提供了一个上升沿“1”，将他们状态输出并所存。由于人的反应速度认为不可能有两个人在同一时间摁下。当主持人而下时，所有锁存器被通过清零端全部清零。从而又开始下一次抢答。 （3）、九人抢答器的设计 九人抢答器既有九个抢答人和一个主持人。 1.抢答部分设计 由于抢答人数较多所以不采用上面的方法设计而是采用总线的方法设计。这只需定义一个九个输入九个输出的D所存器即可。用这个所存器代替九个D锁存器。其中一条总线就代表九个输入或九个输出。 2.数码显示部分设计 数码显示就是当有一个人摁下时显示他所在的编号 。 首先，列出真值表： 输入 输出 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 a b c d e f g 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 由真值表写出表达式 a= Q1+Q2+Q4+Q5+Q6+Q7+Q8 b=Q0+Q1+Q2+Q3+Q6+Q7+Q8 c=Q0+Q2+Q3+Q4+Q5+Q6+Q7+Q8 d=Q1+Q2+Q4+Q5+Q7+Q8 e=Q1+Q5+Q7 f=Q3+Q4+Q5+Q7+Q8 g= Q1+Q2+Q3+Q4+Q5+Q7+Q8 由真值表设计即可 。 总设计图如图： 3.进行编译 4.定义引脚 5.时序仿真 四、收获和感想 通过这次课程设计：了解了QuartusⅡ软件的应用、基本功能和基本使用方法。学会了用QuartusⅡ软件设计简单的数字系统并进行编译与仿真。学会了一些常用的设计思想和方法，和对一些常见问题的解决手段，增强了对一些问题的理解和宏观上的概念。为以后的进一步学习打下了一定的基础。