基于fpga用vhdl语言设计汽车尾灯.docVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于fpga用vhdl语言设计汽车尾灯

SOPC/EDA综合课程设计指导书 设计者: 郑天林 班级: 电气082 学号: 05号 实践设计时间 : 2011/1/6 江西理工大学应用科学学院 机电工程系 二0一一年一月 课程设计课题:基于fpga用vhdl语言设计汽车尾灯的仿真 设计目的 假设汽车尾灯两侧各有3盏指示灯,设计其控制功能如下: 1.汽车正常行驶时指示灯都不亮; 2.汽车右转弯时,右侧一盏指示灯亮; 3.汽车左转弯时,左侧一盏指示灯亮; 4.汽车刹车时,左右两侧其中一盏指示灯亮; 5.汽车夜间行驶时,左右两侧的一盏指示灯同时亮,以供照明。 1.2 设计思路 根据系统设计要求,系统采用自顶向下的设计方法,顶层设计采用原理图设计的方式,如下所示: 1.3? 功能要求 正常行驶时所有的灯都不亮,当汽车右转弯时,右侧灯RD1闪烁;左转弯,左侧灯LD1闪烁;刹车时,左侧灯LD2和右侧灯RD2同时亮;夜间行驶时,右侧RD3和左侧LD3同时亮;并不可能出现RD1 和LD1同时亮的情况。 设计方案 应用VHDL进行自顶向下的设计,是采用可完全独立于目标器件芯片物理结构的硬件描述语言。就是使用VHDL模型在所有综合级别上对硬件设计进行说明、建模和仿真测试。其设计流程如下: 由于VHDL设计的可移植性、EDA平台的通用性以及与具体硬件结构的无关性,使得前期的设计可以容易的应用于新的设计项目,而且项目设计的周期可以显著缩短。另外本方案还具有简单易行的特性。 3.1 汽车尾灯主控制模块 3.2 刹车功能控制模块 3.3时钟分频模块 3.4左侧尾灯功能模块 3.5 右侧尾灯功能模块 3.6夜间行驶功能控制模块 编写应用程序并仿真 4.1汽车尾灯主控制模块 CTRL *数据入口: RIGHT:右转信号;LEFT:左转信号; BRAKE:刹车信号;NIGHT:夜间行驶信号; *数据出口: LP:左侧灯控制信号;RP:右侧灯控制信号;LR:错误控制信号;BRAKE_LED:刹车控制信号;NIGHT_LED:夜间行驶控制信号 *程序功能描述: 该段程序用于对汽车尾灯进行整体控制,当输入为左转信号时,输出左侧灯控制信号;当输入为右转信号时,输出右侧灯控制信号;当同时输入LEFT和RIGHT信号时,输出错误控制信号。当输入为刹车信号时,输出刹车控制信号;当输入为夜间行驶信号时,输出为夜间行驶控制信号。 *程序编辑: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY CTRL IS PORT(LEFT,RIGHT,BRAKE,NIGHT: IN STD_LOGIC; LP,RP,LR,BRAKE_LED,NIGHT_LED: OUT STD_LOGIC); END ENTITY CTRL; ARCHITECTURE ART OF CTRL IS BEGIN NIGHT_LED=NIGHT; BRAKE_LED=BRAKE; PROCESS(LEFT,RIGHT) VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN TEMP:=LEFTRIGHT; CASE TEMP IS WHEN 00=LP=0;RP=0;LR=0; WHEN 01=LP=0;RP=1;LR=0; WHEN 10=LP=1;RP=0;LR=0; WHEN OTHERS=LP=0;RP=0;LR=1; END CASE; END PROCESS; END ARCHITECTURE ART; 仿真波形图如下: 时钟分频模块 SZ *数据输入: CLK:时钟输入信号; *数据输出: CP:尾灯闪烁触发信号; *程序功能描述: 本模块用于尾灯的闪烁控制,首先定义一个八位的标准逻辑位矢量数据类型,用于时钟上升沿的累加,将八位的标准逻辑位矢量数据的第五位作为尾灯闪烁触发信号输出。 *具体操作: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY S

文档评论(0)

baoyue + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档