提升ZVS_全桥性能的技术.pdfVIP

提升 ZVS 全桥性能的技术 应用笔记 2006 年 4月 4 日 AN1246.0 前言 ZVS（零电压开关）全桥拓扑已经出现多年，并且已成为业界主流。虽然这种拓扑具有很多 优点，但是也给设计人员带来一些有意思的挑战。这种拓扑的主要缺点之一就是需要一个复 杂的栅极驱动来生成正确的开关波形信号。使用 Intersil 公司的 ISL6752 和 ISL6753 等器 件，就可以克服上述缺点。 另一个挑战就是可以实现零电压开关的有限负载范围。精良的设计能够低至最大负载的 50 ％实现 ZVS。但是，有一些技术能够有助于提升 ZVS拓扑的工作范围，使之能够低至最大负 载电流的 10％。本文将讨论这些技术。 适用范围 本设计指南提供了提升 ZVS全桥拓扑的零电压范围方法。这些方法对硬件电路进行最小的改 动，同时在不仅在零电压开关上，还在其他方面，例如降低共模电流、限制输出二极管的电 压等方面，都显著提高电路的性能。设计指南还给出了一些有用的应用电路例子。 能量和谐振 零电压开关的关键在于，存贮于变压器电感中的能量以及电路中的电容充放电所需的能量的 对比关系。增大电感存贮的能量，或者减小电容都会使得变换器设计能够在较低的输出电流 下进行零电压开关。 存贮的能量 E可通过公式表示为： 1 2 E LRES I （EQ.1） 2 这里，LRES 为变压器的等效谐振电感，I为流过等效电感的电流大小。根据所采用的技术不 同，这个电感最小可以只包含漏感，最大能包含折算到原边的输出电感量。在后面部分会有 更详细的讨论。 在续流阶段结束时刻，或者就在开始功率传输阶段之前的时刻，就要求提供 ZVS 所需的能量。 变压器的初级电压与电流如图 1 所示。续流电流出现在时刻 T0 与 T1 之间。ZVS 在 T1 时刻 需要能量。通常的全桥拓扑中，由于所有的开关器件在续流时刻都处于关断状态，因此电流 为零。但是，在 ZVS全桥拓扑这样的初级钳位拓扑中，在续流模式期间，电流还能够继续流 动。在 T1时刻，当初级钳位结束后，环流继续流动，对 MOSFET的电容以及其他寄生电容进 行充放电。 图 1 变压器电压以及电流 可以采用三种关键技术来提升 ZVS 的性能： 减小电容 增大变压器等效谐振电感 增大 T1时刻的续流电流 由于在采用这三种方法时，电容以及变压器等效谐振电感都会改变，因此在 T1 时刻，谐振 瞬态持续时间也会发生变化。 谐振持续时间取决于上下侧 MOSFET 的寄生电容的充放电时间。该电容大小是漏－源电压的 函数，也就是我们熟知的COSS （栅－漏电容加上漏－源电容）。关于COSS 的信息可以在器 件生产厂家的数据表上查到。由于该电容为电压的函数，采用按照下式定义的平均电容 C ： AVG V 1 B CAVG V ∫COSS (V)dV （EQ.2） B 0 这里，V 定义为 ZVS全桥变换器的供电电压。由于必须对上下侧的 MOSFET进行充放电，因 B 此总的电容为 CAVG 的两倍。故谐振频率可以通过下式来估算： 由于 MOSFET 在四分之一周期后打开（π/ 2 弧度），因此打开延时为： 公式 4 表明，如果谐振电感或者 MOSFET 的电容增大，则谐振时间也会增大。这个延时会使 可用的占空比减小，而且，在计算最大占空比的时候必须考虑这个延时。一般来说，谐振时 间越小越好。 在 400V的设计中，典型的谐振时间为 300ns，而在 48V 的设计中