g2553时钟配置函数.docVIP

MSP430G2553系统学习之系统时钟（ls_core） 把MSP430G2553的系统时钟作为系统学习的一篇讲解可见他的重要性，那为什么要把时钟放到第一位呢？学过FPGA的朋友都能体会得到，如果把CPU的所有工作任务作为纵坐标（y轴），那么时钟就是他的横坐标（x轴）了，如下图1 时钟概念所示。 图 1 时钟概念 也就是说时钟就是一个微机（小到8位的51单片机大到32位的S3C2440等）在时域上的一个衡量标准。如果学过FPGA的朋友都很清楚，微机是以对输入的时钟源的脉冲计数的方式来确定时域参数的。所以，MSP430单片机也一样，拿到他之后首先从时钟入手，一定要养成这种系统学习的好方法，否则再学一百款单片机也是感觉再学新的，做不到举一反三，事半功倍的效果。如果能够把握这其中的通理，你会有所有的单片机都一样样的感觉，当然学起来也就游刃有余了。废话不多说了，进入正题。 一 、硬件 Msp420g2553的系统时钟是由VLOCK、LFXT1CLK和DCOCLK组成，如下图2 系统时钟组成所示： 图2 系统时钟组成 即2553的系统时钟源有三个分别是片内超低功耗12KHz的内部振荡器；由外部时钟源提供的LFXT1CLK时钟源，也即LanuchPad开发板上未焊接的时钟电路，在这里我们可以焊接一个32.768KHz的低频时钟晶体由2553的XIN引脚输入；片内可数字控制的振荡器DCOCLK，在软件的调节下该时钟的输出范围为0.6MHz到26MHz。在这三个时钟源的独立工作或是在三个时钟源相互协调配合（是可以通过软件配置的）下为2553系统提供了系统时钟ACLK、MCLK和SMCLK。 ACLK为辅助时钟，由软件选择来自VLOCK、LFXT1CLK之一经过1,2,4,8分频之后得到，为外围模块提供时钟源。 MCLK为主时钟，由软件选择来自VLOCK、LFXT1CLK和DCOCLK之一经过1,2,4,8分频之后得到，为CPU和系统提供时钟。 SMCLK为子系统时钟，由软件选择来自VLOCK、LFXT1CLK和DCOCLK之一经过1,2,4,8分频之后得到，为外围各个模块提供时钟。 只有灵活掌握了系统时钟的配置之后才能为之后深入学习2553打下扎实的基础，例如之后再调试通用串口通信接口USCI时就不必考虑、担心自己的时钟是否配置错误的问题了，也为调试扫清了道路。 二、软件 了解了硬件构成便可以着手动手编写代码，对msp430g2553的系统时钟进行配置了，该代码的作用就是要实现对ACLK、MCLK和SMCLK的配置以供其他模块儿方便的使用。软件代码的编写笔者采用了模块儿化编程，这也是笔者在学习ARM（S3C2440）的时候体会到的一种对单片机应用的编程方法，今天就把这种布局应用于430单片机的应用之中。 / ******************************************************************************************* * File name : clock.c * Creating time : 2012-7-11 * Author ： 李帅 * pen-name ： 亦然 * Organization ： 济南大学 * Function : 该文件可用作模块儿化编程作为MSP430G2553的系统时钟配置文 件，在工程的主函数中直接调用Init_Clk()函数即可对系统时钟 进行配置。 * Declareing ： 如有错误的地方请各位指出，交流。交流使我们共同进步！ * E-mail : ls_core@ * Contact way : QQ:1021480125 博客:/lscore **********************************************************************************************/ #include msp430g2553.h / *DCOCTL 寄存器*/ / ******************************************************************************** * bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 * DCO.2 CCO.1 DCO.0 MOD.4 MOD.3 MOD.2 MOD.1 MOD.0 * DCO.0——DCO.2定义8种频率之一，可分段调节DCOCLK频率，相邻两种频率相差10%。 * 而频率由注入直流发生器的电流定义。 * MOD.O——MOD.4定义在32个DCO周期中插入的fdco+l周期个数，而在余下的DCO周期 * 中为fDco周期，控制切换DC