VHDL 四位乘法器程序.docVIP

下载本文档

163
0
约小于1千字
约 3页
2018-01-20 发布于河北
举报
版权申诉

VHDL 四位乘法器程序.doc

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

VHDL 四位乘法器程序

VHDL课堂作业题目要求：用Quartus II设计一个四位乘法器使用软件：Quartus II 9.1 (32-Bit) 完成时间：2010.11.1 源程序： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY mul4 IS PORT(a,b:IN STD_LOGIC_VECTOR(3 DOWNTO 0); y:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END mul4; ARCHITECTURE behave OF mul4 IS signal c0,c1,c2,c3:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS(a,b,c0,c1,c2,c3) BEGIN IF b(0)=0 THEN c0=0000; ELSE c0=a; end if; IF b(1)=0 THEN c1=0000; ELSE c1=a; end if; IF b(2)=0 THEN c2=0000; ELSE c2=a; end if; IF b(3)=0 THEN c3=0000; ELSE c3=a; end if; y=(0000 c0)+(000 c10)+(00 c200)+(0c3000); END PROCESS; END behave; 仿真电路图：生成电路基本信息仿真波形：