微机原理课件L6章节.pptVIP

第六章 存储器 6.1 概述 6.2 随机存取存贮器(RAM) 6.3 只读存贮器(ROM) 6.4 高速缓冲存储器（Cache) 6.5 存储器系统与CPU系统连接实例 6.1 半导体存储器概述 除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器 本章介绍采用半导体存储器及其组成主存的方法 6.1.1 半导体存储器的分类 按制造工艺 双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低 按使用属性 随机存取存储器RAM：可读可写、断电丢失 只读存储器ROM：正常只读、断电不丢失 图6.1 半导体存储器的分类 读写存储器RAM 只读存储器ROM 掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除 6.1.2 半导体存储器的性能指标 6.2 随机存取存储器RAM 1、存储矩阵 2、地址译码器 3、存储器控制电路 4、三态双向缓冲器 6.2.2 静态RAM SRAM的基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 SRAM一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8、16等） 每个存储单元具有一个地址 SRAM芯片2114 存储容量为1024×4 18个引脚： 10根地址线A9～A0 4根数据线I/O4～I/O1 片选CS* 读写WE* 6.2.3 动态RAM DRAM的基本存储单元是单个场效应管及其极间电容 必须配备“读出再生放大电路”进行刷新 每次同时对一行的存储单元进行刷新 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 DRAM一般采用“位结构”存储体： 每个存储单元存放一位 需要8个存储芯片构成一个字节单元 每个字节存储单元具有一个地址 1、动态基本存储电路 2、动态存储器的结构及组成 3、动态存储器芯片举例 存储容量为64K×1 16个引脚： 8根地址线A7～A0 1根数据输入线DIN 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE* 4、动态RAM的刷新 5、动态存储器的刷新方式 1）定时集中刷新方式 2）非同步的刷新方式 6.3 只读存储器ROM 1、掩膜式ROM(简称ROM) 2、现场编程ROM 3、可改写PROM（EPROM） 6.4 高速缓冲存储器 二、原理 三、Cache存储器组织 2、替换算法 6.5 半导体存储器与CPU的连接 这是本章的重点内容 SRAM、EPROM与CPU的连接 译码方法同样适合I/O端口 6.5.1 存储芯片与CPU的连接 存储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线 1. 存储芯片数据线的处理 若芯片的数据线正好8根： 一次可从芯片中访问到8位数据 全部数据线与系统的8位数据总线相连 若芯片的数据线不足8根： 一次不能从一个芯片中访问到8位数据 利用多个芯片扩充数据位 这个扩充方式简称“位扩充” 位扩充 多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数 其它连接都一样 这些芯片应被看作是一个整体 常被称为“芯片组” 2. 存储芯片地址线的连接 芯片的地址线通常应全部与系统的低位地址总线相连 寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码” 片内译码 3. 存储芯片片选端的译码 存储系统常需利用多个存储芯片扩充容量 也就是扩充了存储器地址范围 进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址 这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现 这种扩充简称为“地址扩充”或“字扩充” 地址扩充（字扩充） 片选端常有效 地址重复 一个存储单元具有多个存储地址的现象 原因：有些高位地址线没有用、可任意 使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址” 例如：00000H～07FFFH 选取的原则：高位地址全为0的地址 ⑴ 译码和译码器 译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程 译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器 常用的2:4译码器：74LS139 常用的3:8译码器：74LS138 常用的4:16译码器：74LS154 ⑵ 全译码 所有的系统地址线均参与对存储单元的译码寻址 包括低位地址线对芯片内各存储单元的译码寻址（片内译