电子类专业应聘笔试题锦集_A.pdfVIP

电子类专业应聘笔试题锦集 A 1. 锁相环的基本组成：鉴幅器、环路滤波器、压控振荡器 2. 计算差模信号和共模信号 3. 竞争与冒险：门电路的两个输入同时向相反的逻辑状态转换（即一个从 0 变 为 1，另一个从一变为 0），称为竞争；由于竞争而在输出端可能产生尖峰脉冲 的现象称为冒险。信号在 FPGA 器件内部通过连线和逻辑单元时，都有一定的 延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造 工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡 时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的 瞬间，组合逻辑的输出有先后顺序，并不是同时变化,往往会出现一些不正确的 尖峰信号，这些尖峰信号称为毛刺。如果一个组合逻辑电路中有毛刺出现， 就说明该电路存在冒险。用 D 触发器，格雷码计数器，同步电路等优秀的设 计方案可以消除。 4. 什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？ 将几个 OC 门结构与非门输出并联,当每个 OC 门输出为高电平时，总输出才为 高，这种连接方式称为线与。 5. 请画出用 D 触发器实现 2 倍分频的逻辑电路？ 就是把 D 触发器的输出端加非门接到 D 端。 CCrreeaatteedd wwiitthh SSmmaarrttPPrriinntteerr ttrraaiill vveerrssiioonn wwwwww..ii--eenneett..ccoomm 6. 什么是同步逻辑和异步逻辑？ 整个设计中只有一个全局时钟成为同步逻辑。 多时钟系统逻辑设计成为异步逻辑。 7. 你知道那些常用逻辑电平？TTL 与 COMS 电平可以直接互连吗？ TTL,cmos，不能直连 LVDS:LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS 接口又称 RS644 总线接口，是 20 世纪 90 年代才出现的一种数据传输和接口技 术。 ECL：（EmitterCoupled Logic)即射极耦合逻辑，是带有射随输出结构的典 型输入输出接口电路 CML: CML 电平是所有高速数据接口中最简单的一种。其输入和输出是匹 配好的，减少了外围器件，适合于更高频段工作。 8. 什么是 Setup 和 Holdup 时间？ CCrreeaatteedd wwiitthh SSmmaarrttPPrriinntteerr ttrraaiill vveerrssiioonn wwwwww..ii--eenneett..ccoomm