基于VHDL语言频率计的设计.docVIP

下载本文档

13
0
约小于1千字
约 6页
2018-01-16 发布于浙江
举报
版权申诉

基于VHDL语言频率计的设计.doc

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

基于VHDL语言频率计的设计

频率计设计一、实验目的 1、理解频率测量的原理，学习较复杂的数字系统的设计方法； 2、掌握用层次原理图与VHDL语言进行电路综合设计的方法。二、实验原理根据频率的定义和频率测量的基本原理，按照测频量程设置适当的时基信号即闸门时间。在标准的闸门时间内对输入脉冲信号进行计数，将计数结果进行译码与显示，达到测频的目的。对输入脉冲而言，当闸门时间为1S时，计数器对被测频率的计数结果单位为Hz。因此，最基本的测频方案应由：测频控制信号模块、计数器模块、锁存器模块组成。四、设计任务用混合设计的方法设计一个4位频率计，主要设计模块为测频控制器、计数器、锁存器、译码器，显示器为7段LED数码管。并合理选择实验模式，进行下载测试。设计代码与波形如下： 1.测频控制器设计： ①程序设计： ②波形仿真与分析： 2．计数器设计： ①程序设计： ②波形仿真与分析： 3.锁存器设计： ①程序设计： ②波形仿真与分析： 5.译码器设计： ①程序设计： 6.频率计设计（顶层）： ①原理图设计： ②波形仿真与分析：提示：clkk设置为2048ns，clk设置为2ns，这样一个clkk对应2048/2=1024个脉冲，所以就是频率为1024 ③程序设计：