- 1、本文档共4页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
宁波大学2012数字电子技术1试题A卷
序号
一、简答题(共30分)
1、将二进制数(0101.01)2转换为等值的十进制数。(3分)
2、求逻辑函数的对偶函数。(3分)
3、试说明下列反相器的输出逻辑值(3分):
1) TTL反相器的输入端接一个小电阻(0.1KΩ)
2) TTL反相器的输入端悬空
3) CMOS反相器的输入端接一个大电阻(100KΩ)
4、下面有关CPLD与FPGA的说法是对还是错(3分):
1)复杂可编程逻辑器件(CPLD)采用SRAM技术。CPLD使用时,需要外存储器存放编程数据,配置完成后,CPLD器件才可完成逻辑功能。
2) CPLD器件采用“与–或”逻辑阵列结构,而FPGA的电路结构主要是基于SRAM工艺的查找表结构。
3)CPLD器件通常采用在线多次可编程技术。
5、并联比较型、逐次渐进型、间接A/D转换器这三种模数转换器(ADC)中,哪个转换速度最快?哪个转换速度最慢?(3分)
6、在CMOS电路中有时采用下图所示的扩展功能用法,请写出Y的逻辑式(设二极管为理想二极管)。(5分)
7、如图所示是一个固定ROM,A2、A1、A0 是地址输入端,D3、D2、D1、D0是数据输出端,试写出D的逻辑函数。(5分)
8、用74LS153(选数据选择器)实现(5分)
二、分析计算题(共70分,每题10分)
1、用卡诺图把式化简为最简与或式,用与非门实现,画出逻辑电路图。(10分)
2、设计三变量的多数表决电路:当输入变量A、B、C有2个或2个以上为1时,输出为1。当输入变量为其他状态时,输出为0。用74LS138(3线-8线译码器)实现。(10分)
3、74161芯片引脚图如图所示。试用少量门电路和十六进制计数器74161构成七进制计数器,分别用置零法(左图)和置数法(右图)实现,并画出状态图。(10分)
4、分析下图所示的同步时序逻辑电路。要求写出驱动(激励)方程、状态方程、输出方程、状态转换图,并说明电路。假设电路的初始状态为“000”。 (10分)
5、在图示电路中,已知CMOS集成施密特触发器的电源电压VDD=15V, VT+=10V, VT-=5V,R=100KΩ,C=10μF。试画出uc和uo的波形,并求出uo的频率以及占空比。(10分)
.分析如下VHDL所描述的电路,画出电路状态转换图,写出语句(1)、(2)、(3)、(4)、(5)的功能。(10分)
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY s_machine IS
PORT ( clk,reset : IN STD_LOGIC;
state_inputs : IN STD_LOGIC_VECTOR (0 TO 1); ———(1)
comb_outputs : OUT INTEGER RANGE 0 TO 15 );
END s_machine;
ARCHITECTURE behv OF s_machine IS
TYPE FSM_ST IS (s0, s1, s2, s3); ———(2)
SIGNAL current_state, next_state: FSM_ST;
BEGIN
REG: PROCESS (reset,clk) ———(3)
BEGIN
IF reset = 1 THEN current_state = s0;
ELSIF clk=1 AND clkEVENT THEN ———(4)
current_state = next_state;
END IF;
END PROCESS;
COM:PROCESS(current_state, state_Inputs)
BEGIN
CASE current_state IS
WHEN s0 = comb_outputs= 5; ———(5)
IF state_inputs = 00 THEN next_state=s0;
文档评论(0)