采集器硬件设计内容.doc

电量采集终端硬件电路设计 1 CPU电路设计 1.1 概述 CPU电路主要包括供电电路，晶振电路，复位电路及JTAG电路组成。具体电路见图1-1。 图1-1 CPU电路 1.2 系统的供电电路 STR711FR0处理器需要两路电源供电，一路3.3V，一路1.8V。 其中3.3V的电源供给V33：外部主电源 V33IOPLL：数字I/O电路和PLL电路的3.3V参考电源 VDDAD：A/D转换器的参考电压 1.8V的电源则供给V18：处理器内核电源 本电路中的外部3.3V电源是通过电源板提供的VCC（5V）电源经过线性稳压器LM1117-3.3（U6）获得，具体的电路见图1-1左下角，其中U6为线性稳压芯片，而C22和E3则是为了确保LM1117输出的稳定性。由于STR711FR0内部集成了1.8V的电源稳压器，所以并不需要再增加额外的1.8V的线性稳压器，只需要在V18引脚处外接100nF的退藕电容即可。为了减低电源上的纹波对整个系统的影响，需要在所有电源的引脚处并接100nF的退藕电容。（具体可以参照图1-1） 图1-2 调试平台 1.6.1 ICE调试工具 ICE调试工具作为调试接口（图1-2所示），它将电路板板连接到PC机上。嵌入式的ICE是一个智能型的主机接口，它可以提供到主机调试程序的高速连接，可以访问开发板芯片上的模拟和调试模块。当你把电路板作为一个独立系统使用时，ICE调试工具还可以用来烧写程序。 1.6.2 JTAG/ICE连接器 ICE连接器支持JTAG硬件调试设备（比如J-Link）连接到电路板上。它能够驱动和感知系统复位线，并且驱动JTAG复位。 JTAG口用于调试程序和下载程序到处理器的FLASH中。如图1-1中JP1是20p的JTAG插座所以引脚定义均为ARM公司的标准定义，JTDI、JTMS、JTCK、JTDO、JTRST和处理器的对应引脚相连。为提高JTAG接口电路的稳定性，需要在JTAG口加上10K的上拉电阻。 2 外围电路设计 2.1 概述 外围电路包括按键、指示灯、红外电路、液晶屏接口、时钟芯片、通讯电路等，它们完成了人机接口功能、数据采集存储功能。 2.2 按键与指示灯 图2-1 按键与指示灯电路 按键电路设计比较简单，将按键的引线连接到处理器的通用I/O上，R50、R51和R52为上拉电阻，C6、C7和C8的作用则是为消除按键上的抖动。 发光二极管只需要串联1个限流电阻和处理器的通用I/O相连即可。限流电阻的计算公式为： R＝（电源电压－发光二极管压降）/二级管的工作电流 发光二极管的压降一般为1.8V。在这里还需要考虑处理器I/O口的最大吸收电流。 2.3 液晶显示电路 此液晶显示电路针对于串行接口设计的，其中三极管NPN和电阻R3组成了背光电路。电阻R49和电解电容E6组成了液晶上电复位电路。其他的引脚连接可以参考液晶屏的技术手册。 图2-2 液晶显示电路 2.4 SPI FLASH电路 图2-3 SPI FLASH电路 采集器终端运行中需要保存大量的历史月数据和历史日数据。本电路中选用Atmel公司的AT45DB161D（2MB）串行FLASH芯片下图为FLASH存储器，保存必要的各种数据。电路的连接如图2-3所示。SPI接口线（MOSI、MISO、SCLOCK和CS）跟处理器相应的引脚相连，RP2是SPI总线的上拉电阻。WP是串行存贮器的写保护引脚，WP接高电平是写保护功能失效。WP接低电平时，处理器无法写入数据到串行存储器中，起到保护数据的作用。由于我们需要实时对FLASH进行读写，所以在该电路中我们没有使用硬件写保护功能，WP脚直接通过排阻接到3.3V。 2.5 实时时钟电路 图2-4 实时时钟电路 DW710C电路中的实时时钟芯片采用美信公司的DS1302， DS1302是一种高性能、低功耗、带RAM的实时时钟，它可以对年、月、日、周日、时、分、秒进行计时，具有闰年补偿功能，工作电压为2.5V～5.5V。采用三线接口与CPU进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM数据。DS1302内部有一个31×8的用于临时性存放数据的RAM寄存器。主电源/后背电源双电源引脚，同时提供了对后背电源进行涓细电流充电的能力。DS1302的引脚Vcc为后备电源，VCC2为主电源。在主电源关闭的情况下，也能保持时钟的连续运行。DS1302由Vcc或Vcc2两者中的较大者供电。当Vcc2大于Vcc＋0.2V时，Vcc2给DS1302供电。当Vcc2小于Vcc时，DS1302由Vcc供电。X1和X2是振荡源，外接32.