第四章 PXA270试验系统及其外围模块x.pptVIP

肖冬瑞 第四章 基于PXA270-RP的嵌入式实验系统概述及其功能模块应用 本章内容： 1.试验箱组成概述 2.PXA270组成架构及部分功能概述 3.GPIO接口硬件介绍 4.GPIO操作应用实例 你准备好学习它们了嘛？ * 肖冬瑞 4.1 试验箱组成概述 图1 PXA270-RP核心板的正面示意图 MARVELL PXA270 (520M)，支持GDB调试（使用BDI2000） 64M 工作在104M外频上 XILINX 95144 (117 USER IO) * 肖冬瑞 肖冬瑞 4.1 试验箱组成概述 图2 PXA270-EP核心板的背面示意图（透视） 100M Ethernet controller (LAN91C111) AT24C16 * 4.1 试验箱组成概述 RJ45 串口 * 肖冬瑞 4.2 PXA270组成架构及部分功能概述 具体内容讲解参照pxa270元件手册讲解。 * 肖冬瑞 4.3.GPIO接口硬件介绍 GPIO是通用型输入输出端口(General Purpose I/O)的简称,功能类似8051的P0—P3,其接脚可以供使用者由程序控制自由使用 。 PXA270可以提供121个复用功能的I/O口。 通过相应的寄存器来对I/O口进行设置：输入、输出，特殊功能。 * 肖冬瑞 4.3.GPIO接口硬件介绍 为了便于理解，我们先以ARM7芯片的GPIO为铺垫，然后再结合ARM9系列的S3C2410, 对比讲解PXA270芯片GPIO。 如图，为ARM7，LPC系列芯片的GPIO引脚描述图 * 肖冬瑞 PINSELx IOxDIR IOxCLR IOxPIN IOxSET in out 1 0 GPIO与控制寄存器的关系 引脚 4.3.GPIO接口硬件介绍 * 肖冬瑞 PINSELx IOxDIR IOxCLR IOxPIN IOxSET in out 1 0 通用名称 描述 访问类型 复位值 IOPIN GPIO引脚值寄存器，不管方向模式如何，引脚的当前状态都可以从该寄存器中读出 只读 NA IOSET GPIO输出置位寄存器。该寄存器控制引脚输出高电平 读/置位 0x0000 0000 IOCLR GPIO输出清零寄存器。该寄存器控制引脚输出低电平 只清零 0x0000 0000 IODIR GPIO方向控制寄存器。该寄存器单独控制每个IO口的方向 读/写 0x0000 0000 * 肖冬瑞 4.3.GPIO接口硬件介绍 PINSELx IOxDIR IOxCLR IOxPIN IOxSET in out 1 0 IOxPIN 描述 复位值 31 : 0 GPIO引脚值。IOxPIN[0]对应于Px.0 … IOxPIN[31]对应于Px.31引脚 未定义 该寄存器反映了当前引脚的状态。IOxPIN中的x对应于某一个端口，如P1口对应于IO1PIN。所以芯片存在多少个端口，就有多少个IOxPIN分别与之对应。 写该寄存器会将值保存到输出寄存器，具体使用稍后介绍。 注意：无论引脚被设置为输入还是输出模式，都不影响引脚状态的读出。 * 肖冬瑞 PINSELx IOxDIR IOxCLR IOxPIN IOxSET in out 1 0 GPIO相关寄存器描述——IOxSET IOxSET 描述 复位值 31 : 0 输出置位。IOxSET[0]对应于Px.0 … IOxPIN[31]对应于Px.31引脚 未定义 当引脚设置为GPIO输出模式时，可使用该寄存器从引脚输出高电平。向某位写入1使对应引脚输出高电平。写入0无效。 从该寄存器读回的数据为GPIO输出寄存器的值。该值不反映外部环境对引脚的影响。 * 肖冬瑞 ... PINSEL0 = 0xFFFFFFFC; IO0DIR |= 0 IO0SET = 0 ... C代码： GPIO应用示例——设置P0.0输出高电平 (1) 设置引脚连接模块，P0.0为GPIO (2) 设置P0.0口方向，设置为输出 (3) 设置P0.0口状态，输出高电平 PINSEL0 IO0DIR IO0CLR IO0PIN IO0SET in out 1 0 P0.0 1 * 肖冬瑞 ... uint32 PinStat; PINSEL0 = 0xFFFFFFFC; IO0DIR = 0xFFFFFFFE; PinStat = IO0PIN; ... C代码： GPIO应用示例——读取P0.0引脚状态 (1) 设置引脚连接模块，P0.0为GP