NiosII软件设计与运行流程-Read.docVIP

NiosII软件设计与运行流程 本实验是于实验1相连的，本实验主要完成在NiosII硬件系统完成及下载于FPGA中的基础上，进行软件开发、下载和调试，具体流程如下： 1、 向FPGA下载配置文件。以下的实验将更多地与SOPC实验系统联系。本次实验是使用清华大学电工电子实验中心的GW48-SOPC实验系统（康芯公司），下载前连接好下载通信线，打开电源，打开光盘上关于此实验系统的PDF/PPT默认设置说明，确认实验系统所有开关和跳线处于默认设置位置。 用10芯通信线将实验系统左侧的“Byterblaster II”接口与适配板上的JTAG Port口相连； 将实验系统左侧的跳线短路帽接插“ByBt II”端，编程电压选择跳线短路帽插3.3V(此电压接错不会损坏系统)。 按动实验系统左下角的电路模式控制键，选择模式5（在上方的数码管会显示5字），这时实验系统将进入附录中附图1的电路连接模式（有12中不同的可选硬件电路模式）。 注意模式5的8个键控特点：每按键一次，输出电平反相一次，电平高低由此键上方的发光管显示； 还注意到此时FPGA输出的32个I/O口接了8个数码管，每4个I/O口接一个数码管，且在每一数码管外接了一个16进制至7段译码的译码器，这样可以大大节省I/O口的耗用。 FPGA的主要端口是用标准信号名PIOx标注的，具体引脚号在引脚锁定时查阅附录的附表1；例如附图1中连接FPGA的键8端口标准信号名是“PIO7”，查附表1，横项GW48-SOPC对应Pin240。 现在可以开始下载配置文件，以便在FPGA中建立NiosII硬件环境。打开QuartusII，再打开实验一的工程，选择菜单Tools(Programmer，弹出图2-1所示窗口，首先选择接口模式，对于Mode栏确认选择JTAG模式；如果是首次安装并使用该软件，要作下载接口模式选择：点击图2-1左侧的Hardware Setup按纽，将弹出图2-2所示窗口。 如果实验系统的连接是正确的，在图2-2的窗中的Hardware栏应该看到测试到的“ByteBlasterII”接口名，双击该名再退出该窗，就能在图2-1窗的Hardware Setup按纽右侧看到ByteBlasterII[LPT1]字样。最后如图2-3，加入配置文件niosII_lab.sof，点击Start按钮，下载该文件。 由图1-33可见，该NiosII系统是低电平复位，高电平正常工作，所以在下载了SOF文件后，要将实验系统的键8置于高电平（NiosII系统的复位信号锁定于键8(Pin240，模式5）。 2、 进入集成开发环境IDE。再次进入图1-23所示的SOPC Builder窗， 进入System Generaiom页, 点击Run NiosII IDE按纽（图2-4），或选择菜单Tools ( Nios II IDE，进入IDE环境。 图2-4 点击Run NiosII IDE按纽，进入集成开发环境 作此选择后将弹出图2-5所示的窗口，其中有一个软件过程路径选择窗workspace，在此选择如图所示的路径，他是本示例中已预先建立的一个空文件夹；如果此前已经有了自己的软件实例工程库文件夹，现在还想使用，则必须浏览到对于路径，并进入该文件夹。 点击OK后将出现图2-6所示的窗口（以后进入同一工程库将不会出现该窗）。再点击此窗右上角的workbench按钮，即进入IDE环境。 3、 建立C软件开发工程。进入的IDE环境窗口的左栏是各工程的工程名和相关的应用文件名，中间是选中的某一文件的内容，及其编辑环境；右栏是对应文件中关键项目名称。 为了新建一个开发软件的工程项目，选择菜单File的New-Project.（图2-7），在弹出的如图2-8所示的窗口中选择C/C++ Application ，并按Next按钮，在于继而弹出的窗口（图2-9）中选择现成的实例“Hello_Led”作为实验程序，并在工程名栏键入当前软件实例工程名：“led_8bit”；并确认在. Select Target Hardware栏中的ptf文件来自当前SOPC Builder System 的硬件设计文件和处理器名：Nios2_systm.ptf，和CPU名：“CPU”。 图2-5 选择软件工程库 图2-6 选择进入IDE软件设计/调试平台 图2-7 建立一个软件实例工程 图2-8 选择C/C++应用 图2-9 在示例库中选择一个C程序实例 点击Finish后即进入如图2-10所示的IDE环境，在左栏已能看见新建的工程：led_8bit ，双击下方的程序名hello_led.c，在中栏即能看见此源程序代码（图2-10）。将代码中原语句while（i200000）改为 while（i400000）。 4、 编译