毕业论文（设计）基于DSP的无线时钟同步系统设计.docxVIP

课题来源时钟同步在故障点检修的电力系统，按时间计费的通信系统，高实时性的工业控制系统都起到至关重要的作用。时钟同步的方法很多，应用最广的当属国际电气和电子工程师协会(IEEE)为时钟同步专门提出的IEEE 1588协议(又称精确时间协议(Precision Time Protocol)。它是一个能够在控制系统中实现高精度时钟同步的协议，集成了多项技术，能够使时钟系统中各类不同精度、分辨率和稳定性的时钟同步起来。该协议的应用基于网络，可以在占用最少的网络和局部计算资源的情况下，实现亚微秒级同步精度。本文设计并实现了一种基于DSP的时钟同步方法，不受网络限制，同步算法直指时钟模块的心脏一一晶振。由于受温度、湿度、电磁干扰、机械振动与冲击、电源波动等因素的影响，晶振存在标称值与实际值不吻合的现象，从而导致了走时偏差。本文设计的时钟同步系统有效的修正了走时偏差，并实现时钟同步精度在±4μs级别。系统的时钟模块的主控制芯片都是采用DSP微处理器C2000系列中的TMS 320F28335双精度浮点型芯片。F28335是一款高性能芯片，具有强大的控制和信号处理能力，能够实现复杂的控制算法，所以对本设计来说非常的适用。系统采用一个时钟源模块和多个被校钟模块，模块之间实现无线校时通信。时钟源模块采用20MHz恒温晶振，为了方便对比，三个被校钟模块分别采用lOMHz, 20MHz,26MHz的恒温晶振。时钟源模块通过无线通信模块定期发送校时信号，被校钟模块根据接收的校时信号，计算跑时误差并采用自适应控制算法实现定时器的时间常数修正，从而达到时钟同步。设计原理1、系统总体设计（1）总体设计论文主要的工作是完成整个时钟同步系统的设计，是一个从想法到现实的过程。在设计上，从硬件到软件，再到实物测试、数据处理分析，最终完成了整个系统的设计，并完成了指定的性能指标。如下:①主要是引出时钟同步的概念，以及对时钟同步的发展进行简要概述，并提出了基于DSP的自适应时钟同步系统。②对时钟同步系统整体的系统硬件构造进行简要概述，并对针对系统硬件，在众多智能控制算法中选择自适应控制算法做了解释，同时分析了该系统实现所面临的重点难点。③详细介绍了自适应控制系统的相关内容。通过分类介绍自适应控制算法的应用与实现，从中选择自校正控制作为时钟同步系统的核心算法，并详细说明了时钟同步系统算法的具体实现过程。④就时钟同步系统的硬件做了详细的说明，从F28335定时器与相关接口的工作原理，到NRF24L01+无线通信模块的工作原理与实现办法，具体说明了硬件设计的各个模块。⑤就时钟同步系统的软件做详细的说明，分块具体阐述。⑥对整个时钟同步系统的实物测试做了简要说明，并对记录的性能指标数据进行定性的分析，并在最后对时钟同步的校时误差进行理论分析。（2）设计原理图1总体原理图2、硬件设计（1）最小系统板的供电电路，由于F28335芯片的内核工作电压与外设工作电压不同，故分别将SV电压转成内核电压1.9V以及外设工作电压3.3V。由于整个最小系统在应用的时候会牵涉到数字电路以及模拟电路，故把1.9V和3.3V电源分别隔开成A1.9V，D1.9V和A3.3V，D3.3V。 图2最小系统板的供电电路（2）图3F28335的JTAG接口以及外部晶振接法，其实论文讲述的时钟同步系统的时钟源模块以及被校时钟模块都采用了有源恒温晶振，晶振的接法是需要进一步改进的。如图4 图3 图4（3）最小系统板的I/O口排针图如图5 图5最小系统板双排针接口（4）排针接口模块如图6所示，图中网络标号都与前面的芯片资源分配完全一致，其中需要说明的是这里面的排针在实际制出来的板子里面直接连到DSP最小系统板的排针上，每个排针都是对应的。 图6排针接口模块（5）NRF24L01+模块的原理图比较简单，由于它兼容F28335引脚电压，故无需特殊处理，具体的原理图7 图7 NRF24L01+无线通信模块原理图（6）数码管显示模块整理后如图8、图9和图10所示。其中图8显示的是实时时钟，图9显示的是上一分钟测出的晶振值和这一分钟所用的时间常数值，图10显示的是冻结时间，相关网络标号的引用与DSP芯片资源配置是一致的。值得一讲的是，由于DSP芯片输出电压最大为3.3V，带负载能力有限，所以分别给每一个段控制的IO口都加了上拉电阻，减小DSP芯片的负担。 图8实时时钟显示图9上一分钟的晶振频率和该分钟的时间常数 图10冻结时间显示（7）