EDA——多功能数字钟.docVIP

哈尔滨工业大学(威海) 电子学课程设计报告 带有整点报时的数字钟设计与制作 姓名: 蒋栋栋 班级: 0802503 学号: 080250331 指导教师: 井岩 目录 一、课程设计的性质、目的和任务………………………………3 二、课程设计基本要求……………………………………………3 三、设计课题要求…………………………………………………3 四、课程设计所需要仪器…………………………………………4 五、设计步骤………………………………………………………4 1、整体设计框图…………………………………………………4 2、各个模块的设计与仿真………………………………………4 2.1分频模块……………………………………………………………4 2.2计数器模块…………………………………………………………6 2.3控制模块…………………………………………………………10 2.4数码管分配………………………………………………………13 2.5显示模块…………………………………………………………14 2.6报时模块…………………………………………………………16 六、调试中遇到的问题及解决的方法……………………………18 七、心得体会………………………………………………………18 一、课程设计的性质、目的和任务 创新精神和实践能力二者之中，实践能力是基础和根本。这是由于创新基于实践、源于实践，实践出真知，实践检验真理。实践活动是创新的源泉，也是人才成长的必由之路。 通过课程设计的锻炼，要求学生掌握电路的一般设计方法，具备初步的独立设计能力提高综合运用所学的理论知识独立分析和解决问题的能力进一步掌握电子仪器的正确使用方法掌握。library ieee; use ieee.std_logic_1164.all; entity fre is port( clk ,sel: in std_logic; clk1hz,clk1khz,clk2khz:out std_logic); end fre; architecture beh of fre is signal data1khz,data2khz,data1hz : std_logic := 0; begin clk1hz = data1hz; clk1khz = data1khz; clk2khz = data2khz; clk1khz_pro : process(clk) --产生1khz信号 variable cnt : integer range 0 to 24999; begin if clkevent and clk=1 then if cnt = 24999 then cnt := 0 ; data1khz = not data1khz; else cnt := cnt + 1; end if; end if; end process clk1khz_pro; clk2khz_pro : process(clk) --产生2khz信号 variable cnt : integer range 0 to 12499; begin if clkevent and clk=1 then if cnt = 12499 then cnt := 0 ; data2khz = not data2khz; else cnt := cnt + 1; end if; end if; end process clk2khz_pro; clk1hz_pro : process(data1khz) --产生1hz 信号 variable cnt : integer range 0 to 499; begin if data1khzevent and data1khz=1 then if sel=0 the