数字电路课件(第四章).ppt

4.5用multisim分析组合逻辑电路 例:用mulitisim分析逻辑电路.找出电路的逻辑函数式和逻辑真值表。 * 三、用译码器设计组合逻辑电路 1. 基本原理 3位二进制译码器给出3变量的全部最小项; 。。。 n位二进制译码器给出n变量的全部最小项; 任意函数 将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数 2. 举例 例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为： 四、显示译码器 1. 七段字符显示器 如： 2. BCD七段字符显示译码器 （代码转换器）7448 输 入 输 出 数字 A3 A2 A1 A0 Ya Yb Yc Yd Ye Yf Yg 字形 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 1 1 0 0 0 0 2 0 0 1 0 1 1 0 1 1 0 1 3 0 0 1 1 1 1 1 1 0 0 1 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 1 0 0 0 1 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 0 8 1 0 0 0 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1 0 0 1 1 10 1 0 1 0 0 0 0 1 1 0 1 11 1 0 1 1 0 0 1 1 0 0 1 12 1 1 0 0 0 1 0 0 0 1 1 13 1 1 0 1 1 0 0 1 0 1 1 14 1 1 1 0 0 0 0 1 1 1 1 15 1 1 1 1 0 0 0 0 0 0 0 真值表 卡诺图 BCD－七段显示译码器7448的逻辑图 7448的附加控制信号：（1） 灯测试输入 当 时，Ya ~ Yg全部置为1 7448的附加控制信号：（2） 灭零输入 当 时， 时，则灭灯 7448的附加控制信号：（3） 灭灯输入/灭零输出 输入信号，称灭灯输入控制端： 无论输入状态是什么，数码管熄灭 输出信号，称灭零输出端： 只有当输入 ，且灭零输入信号 时， 才给出低电平 因此 表示译码器将本来应该显示的零熄灭了 例：利用 和 的配合，实现多位显示系统的灭零控制 整数部分：最高位是0，而且灭掉以后，输出 作为次高位的 输入信号 小数部分：最低位是0，而且灭掉以后，输出 作为次低位的 输入信号 4.3.3 数据选择器 一、工作原理 A1 A0 Y1 1 X X 0 0 0 0 D10 0 0 1 D11 0 1 0 D12 0 1 1 D13 例：“双四选一”，74HC153 分析其中的一个“四选一” 例：用两个“四选一”接成“八选一” “四选一”只有2位地址输入，从四个输入中选中一个 “八选一”的八个数据需要3位地址代码指定其中任何一个 二、用数据选择器设计组合电路 1. 基本原理 具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数 例如： 4.3.4 加法器 一、1位加法器 1. 半加器，不考虑来自低位的进位，将两个1位的二进制数相加 输 入 输 出 A B S CO 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 2. 全加器：将两个1位二进制数及来自低位的进位相加 输 入 输 出 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 74LS183 74HC183 二、多位加法器 串行进位加法器 优点：简单 缺点：慢 2. 超前进位加法器 基本原理：加到第i位 的进位输入信号是两 个加数第i位以前各位 （0 ~ j-1）的函数， 可在相加前由A,B两数确定。 优点：快，每1位的和 及最后的进位基本同时产生。 缺点：电路复杂。 74LS283 三、用加法器设计组合电路 基本原理：