一种基于PCI总线的高速数据传输接口.docVIP

一种基于PCI总线的高速数据传输接口.doc

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种基于PCI总线的高速数据传输接口

一种基于PCI总线的高速数据传输接口 文章编号:1671—1041(2005)04—0077—02 一 种基于PCl总线的高速数据传输接口 翟基海,叶明 (南京航空航天大学信息科学与技术学院,江苏南京21oo16) 摘要:PCI总线作为一种高速数据传输总线标准已经在工业界得到了广泛的 应用,本文就介绍了一种基于PCI总线和DSP主机接口的数据传输接口, 从而实现主机与设备问的高速通信.并着重说明了PCI总线接口芯片 PCI9054及TMS320VC54xxDSPHPI的基本原理.以及它们之间的硬件 连接结构,软件操作流程等.该模块(PCI+DSP)结构简单,通用性强,可 用于高速语音处理,高速图像处理以及高速数据处理等高速设备中. 关键词:PCI;DSP;高速接口 中图分类号:TP336文献标识码:B Ahigh-speeddatatransfers interfacebasedonPCIbus ZHAIJi-hai.YEMing (CollegeofInformationScienceandTechnology, NUAA,Nanjing210016China) Abstract:PCIbushasbeenwidelyusedinthePCjndustryasahigh - speedbusstandard.ThisarticledescribeshowtointerfacetheHPI ofTexasinstrumentsTMS32OVC54xxdigitalsignalprocessors(DsP) tothePCIbususingthePLXPCI9054I/Oacceleratorbuildinga highperformancedatatransferconstruction.Itinvolvedinfundament alprinciple.hardwareandsoftwarestructure.ThePCI9054withthe DSPsimplifiedthestructurecanbeusedinhigh-speedvoice processing,high—speedimageprocessing,andotherhigh-speeddata processingapplicationswidely. KeyWords:PCI;DSP;High?speedInterface 随着数字信号处理器(DSP)及其外围支持芯片性能的提高, 大大增强了实时信号处理系统的整体性能.另一方面,随着ADC 和DAC器件性能的提高,信号的采样频率,采样精度也相应地提 高,使得DSP系统数据交换的带宽成倍增长.因而为了与中央处 理器相连,一种高速总线就成为必要了.PCI总线便以其优越的成 为首选.它具有32bit总线宽度,PCI总线上的时钟频率可达 33MHZ,本地总线上可达50MHZ,最大传输速率可以达到 132MByte/s,可同时支持多组外围设备,并且不受制于处理器,与 处理器时钟频率也无关,支持多处理器和并发工作,为中央处理器 与高速外围设备提供了一座沟通的桥梁.下面的图1便是一个PCI +DSP的典型应用. 图1PCI9054与TI5410DSP构成的PCI子系统 上面的结构简单地描述了TI公司的多个5410DSP通过PCI I,0加速芯片实现与主机的相互通信.DSP的HPI的数据总线与 PCI的本地数据总线相连接,由于HPI为被动工作方式,所以大部 分控制信号都由PCI产生,并通过PLD调整后与HPI的控制信号 相连.串行EEPROM实现对PCI9054的基本配置. 收稿日期:2005—03—26 欢迎订阅欢迎撰稿欢迎发布产品广告信息 应用实例 1器件结构原理 PCI9054是PLX公司继PCI9052之后推出的一款低成本,低 功耗的I/O加速芯片.PCI9054的总线操作包括PCI总线操作和本 地总线操作.对于PCI总线操作,它完全遵守2.2版本PCI规范. 本地总线支持非多路复用32位地址,数据总线,多路复用32位和8 位,l6位或32位本地总线设备从属访问,运行速率高达5忸Z, 可以获得200MB,S的本地总线突发传输速率. PCI9054有三种工作模式,分别为C,M和J模式.M模式 主要是针对Motorola公司高性能MPC850,86o的应用而设计的, 主要应用在电信领域.J模式的接口设计相对比较麻烦.比较常用 的是C模式.C模式下PCI9o54分为主模式(PCIInitiator),从 模式(PCITarget)和DMA模式传输方式. 在PCIInifi~or操作过程中,本地处理器或本地总线主控设备 能够直接通过PCI9054访问PCI总线,发起Local—to—PCI的数据 传输.而在PCITar

文档评论(0)

xjj2017 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档