电工电子综合课程设计说明书音乐数字彩灯控制器设计.docVIP

1设计意义及要求 1.1设计意义 当今时代，信息正是一个高速发展的产业，而数字技术是信息的基础数字技术是目前发展最快的技术领域之一数字技术在数字集成电路及程度越来越高的情况下，开发数字系统的使用方法和用来实现这些方法的工具已经发生了变化，但大规模集成电路的基本模块结构仍然需要基本单元电路的有关概念，因此用基本逻辑电路来组成大规模的方法仍然需要我们掌握要完成四个数列的显示：自然数列、奇数列、偶数列、音乐数列。555芯片显示可以选用七段显示管构成74LS90，三态门，非门，或门等门电路构成的电路10循环使脉冲信号作用于自然数列，第二个10循环使脉冲信号作用于奇偶数列，第三个10循环使脉冲信号作用于音乐数列。第四部分为显示电路，由三态门选择电路与七段数码管组成。 系统框图如图1 图1 自己方案系统框图 2.2.2方案二（小组的方案） 因为奇数列的二进制最低位都为1，偶数列的二进制最低位都为0，音乐数列的最高位都为0，所以实验采用了强制置数法。包括自然数列和音乐数列，总共四组数列，然而奇数列和偶数列分别只有5个数据，其余数列都分别有10个数据，在共用一个10进制计数器的情况下，他们的频率需要有个2倍的关系，即若自然数列和音乐数列采用1HZ频率，奇数列和偶数列须采用2HZ频率。为了实现上述设想，利用555定时器连成一个2HZ的脉冲信号，通过一个74LS161实现二分频功能，从而产生一个1HZ的信号。至于频率的选择和强制置数电位的选自则采用了一片74LS153数据选择器和一片74LS161计数器进行选择。最末的计数器采用的是74LS90构成的10进制计数器，连以七段数码显74LS90的Q374LS161的CLK，使之进位，通过连以74LS153，在不同数组时选择不同频率和置数电位。由于强制置数只需在奇数列偶数列音乐数列时才产生，否则会与10进制计数器产生的电位重叠，使信号紊乱，所以还需要通过门电路实现分时传输的功能。 系统框图如图2 图2 小组方案系统框图 2.3方案比较 方案一是自己的方案，思路简单，很容易理解电路的工作原理，也不需要分频，仅涉及数电知识。但是，它使用的数字芯片数量较多，对于实物制作和调试将会带来比较大的麻烦。 方案二是我们小组设计的方案，主要是由74LS90，74LS153和74LS161芯片组成的数列计数和显示电路，同时还有诸多门电路组成的循环电路。该方案是在考虑到第一个方案实物制作很难的情况下，查阅资料，讨论修改得到的。在第一次的基础上明显简化了许多，主要就是电路的设计有点复杂，还需要分频。电路设计思路是比较难想到的。 3部分电路设计 3.1脉冲产生电路 用555定时器组成的多谐振荡器如下图图3 图3 多谐振荡电路 接通电源后，电容C被充电，当Vc上升到2Vcc/3时，使Vo为低电平，同时放电三极管T导通，此时电容C通过R2和T放电，Vc下降到Vcc/3时，Vo翻转为高电平。电容器C放电所需时间为 当放电结束时，T截止，Vcc将通过R1R2向电容器C充电，Vc由Vcc/3上升到2Vcc/3所需的时间为 当Vc上升到2Vcc/3时，电路又翻转为低电平。如此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。其振谐频率为。 555定时器功能表如表1 表1 555定时器功能表 输入 输出 阈值输入（V11） 触发值（V12） 复位（RD） 输出（VO） 放电管T × × 0 0 导通 (2/3)VCC (1/3)VCC 1 1 截止 (2/3)VCC (1/3)VCC 1 0 导通 (2/3)VCC (1/3)VCC 1 不变 不变 图7 选择工作电路图 选通电路由74ls90，或门，非门，与门组成。我们可以观察到，在30个脉冲期间，三十进制计数器高位输出变化为00,01,10。当三十进制计数器输出第一个十循环时，即计数器十位输出为00时，Q0,Q1连接一个二输入或门后再接反相器，得高电平，即可实现控制自然数列单元电路的脉冲信号的送入，保证自然数列电路能工作。当三十进制计数器输出第二个十循环时，即计数器十位输出为01时，Q0直接与CP脉冲通过一个与门即可实现控制奇偶数列单元电路脉冲信号的送入。当三十进制计数器输出第三个十循环时，即计数器十位输出为10时，Q1直接与CP脉冲通过一个与门即可实现控制音乐数列单元电路脉冲信号的送入。另外有一点要说明的是，当相应的循环电路可以接收脉冲信号时，我们