4046中文资料.docVIP

CD4046中文资料 -------------------------------------------------------------------------------- CD4046中文资料 锁相环CD4046为数字锁相环(PLL)芯片，内有两个PD、VCO、缓冲放大器、输入信号放大与整形电路、内部稳压器等。它具有电源电压范围宽、功耗低、输入阻抗高等优点，其工作频率达1MHz，内部VCO 产生50% 占空比的方波，输出电平可与TTL电平或CMOS 电平兼容。同时，它还具有相位锁定状态指示功能。 信号输入端：允许输入0.1V左右的小信号或方波，经A1放大和整形，提供满足PD要求的方波。 PDI由异或门构成，具有三角形鉴相特性。它要求两个输入信号均为50%占空比的方波。当无输入信号时，其输出电压为VDD/2，用以确定VCO的自由振荡频率PDI由异或门构成，具有三角形鉴相特性。它要求两个输入信号均为50%占空比的方波。当无输入信号时，其输出电压为VDD/2，用以确定VCO的自由振荡频率。通常输入信噪比以及固有频差较小时采用PDI，输入信噪比较高或固有频差较大时，采用PDⅡ 。 R1 、R2、C确定VCO 频率范围。R1控制最高频率，R2控制最低频率。 R2=∞时，最低频率为零。无输入信号时， PDⅡ 将VCO调整到最低频率 锁相环CD4046的一个重要功能是：内部压迫、控振荡器的输出信号从第4脚输出后引至第3脚输入，与从第14脚输入的外部基准频率信号和相位的比较。当两者频率相同时同，压控振荡器的频率能自动调整，直到与基准频率相同。 CD4046内部结构图： CD4046引脚图 CD4046引脚功能描述: CD4046电气参数|： CD4046的引脚排列，采用16脚双列直插式，各管脚功能： 　　1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。 　　2脚相位比较器的输出端。 　　3脚比较信号输入端。 　　4脚压控振荡器输出端。 　　5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。 　　6、7脚外接振荡电容。 　　8、16脚电源的负端和正端。 　　9脚压控振荡器的控制端。 　　10脚解调输出端，用于FM解调。 　　11、12脚外接振荡电阻。 　　13脚相位比较器的输出端。 　　14脚信号输入端。 　　15脚内部独立的齐纳稳压管负极。