EDA与VHDL 实验报告--16位cpu 设计EDA与VHDL 实验报告--16位cpu 设计.pdfVIP

[EDA 与VHDL 实验报告] [16 位CPU 设计] 0 / 19 16 位CPU 设计 16 位cpu 设计 一、 顶层系统设计 1.1 组成结构 CPU 的结构如图所示。这是一个采用单总线系统架构的复杂指令系统结构的 16 位CPU 。处理器包含了各种基本器件模块。他们是8 个16 位的寄存器reg0~ reg7、一个运算器ALU 、 一个移位寄存器 Shifter 、一个程序计数器 PortCnt、 一个指令寄存器 InstrReg、一个比较 器 Comp、一个地址寄存器 Addreg 、和一个控制单元 Control。这些模块公共用一组16 位 的三台数据总线。 系统采用自顶向下的方法进行设计。顶层设计由微处理器和存储器通过一组双向数据总 线连接，它们由一组地址总线和一些控制总线组成。处理器从外存储器中读取指令，并通过 执行这些指令来运行程序。这些指令存储在指令寄存器中，并由控制单元译码。控制单元使 得相应的信号互相作用，并使处理单元执行这些指令。 1.2. 指令系统设计 在设计处理器时首先要确定 Cpu 具有哪些功能，并针对这些功能采用哪些指令，然后 确定指令的格式。为了使设计的 CPU 具有基本的运算功能，指令将设计成以下形式，可以 分为如下几类.  装载指令： 指令从其他寄存器或存储器装载数据或是立刻赋值。  存储指令： 指令存储寄存器的值写到存储器  分支指令： 指令使处理器转到其它地址，一些分支指令为条件转移，另外一些为 无条件转移  移位指令： 这些指令用移位寄存器单元执行移位操作，实现数据传递 16 位CPU 设计 1.2.1 指令格式 所有的指令都包含五位操作码。 单字节指令在低 6 位指令中包含两个 3 位寄存器，一个是源操作数寄存器，另一个是 目的操作数寄存器。 双字节指令中，第一个字节中包含目标寄存器的地址，第二个字节中包含了指令地址或 者操作数。 指令格式如下： （1） 单字指令 指令的高五位是操作码，低六位是源操作数寄存器和目的操作数寄存器。指令码格式如下 Opcode 操作码 源操作数 目的操作数 15 14 13 12 11 5 4 3 2 1 0 （2 ） 双字指令 第一个字中包含目标寄存器的地址，第二个字中包含了指令地址或者操作数。 1.2.2 指令操作码 操作码功能表 操作码 指令 功能 00000 NOP 空操作 00001 LOAD 装载数据到寄存器 00010 STORE 将寄存器的数据存入存储器 00011 MOVE 在寄存器之间传送操作数 00100 LOAD1 将立即数装入寄存器 00101 BRANCHI 转移到由立即数指定的地址 00110 BRANCHGTI 大于是转移到立即数指定的