allegro152中添加测试点详解allegro152中添加测试点详解.doc

15.2中添加测试点详解 公司cadence软件已经升级到15.2版本，测试点添加的界面和操作与14.2版本相比，发生了一些变化，本文详细介绍一下如何在15.2版本中添加测试点。 菜单位置： 图 1 我们对图1右边的各项选项进行逐条说明： Automatic... 自动添加测试点按钮 点击它进入界面如图2所示： 图 2 Allow test directly on pad： 允许直接使用通孔焊盘作为测试点 Allow test directly on trace： 用指定的表贴测试焊盘或盲孔测试焊盘（测试焊盘类型可点击parameters按钮进行指定），自动在走线上添加测试点。必须注意，在生成测试点之处必须没有其它的焊盘或者过孔存在。选择此项不会添加通孔类型的测试点，也不会在走线上引出一小段Stub。 Allow pin escape insertion： 此项和Test thru via（可点击parameters按钮进行指定）项以及Via displacement项配合使用，可以给网络添加通孔测试点。选择此项时，pcb板上必须具有route keeping。 Test unused pins： 指定器件没有使用的管脚可作为测试点。 Execute mode： 模式选择 Overwrite： 替换所有已经存在的测试点进行重新添加。 Incremental： 进行添加测试点时不替换已经存在的测试点。 Via displacement： Min：设定一个距离管脚或过孔的最小值，以便在自动生成测试点时对过孔进行替换。此值设为0的话，表示没有距离要求，同时运用DRC规则进行在线检测。请注意,如果违反了DRC规则，那么将不会生成测试点。 Max：指定一个距离管脚或过孔的最大值，以便能够自动生成测试点。 在选择图2的 Generate testpoints按钮之前，先要进行各个参数的设置，点击图2的Parameters按钮，见图3。 图 3 界面功能说明： Preferences： Pin type： 下拉选项包括Input、Output、Any Pin、Via、Any Pnt见右 图所示。选择Any Pnt，表示可以使用Input、Output、Any Pin、Via任意类属性的管脚作为生成测试点所用。 Pad stack type：表示使用测试点的类型，下拉选项包括SMT/Blind、Thru、 Either,见右图所示。选择Thru，表示生成通孔类型的测试点。 Test SMT/Blind pad：选择表贴测试焊盘或盲孔测试点的类型。 Test thru via： 选择通孔测试过孔类型，按照公司工艺标准，可优先选择 T_VIA0R80D0R40B_1（测试点在bottom面）。 Methodology： Layer： 测试点位于的位置，包括Top、Bottom、Either。依据pcb板设计的复杂程度， 如果是以Bottom层作为测试面，就选择Bottom，如果以top层作为测试面则 选择top，如果两面测试，选择Either。优先选择Bottom。 Test method： 指定测试每一条网络的测试探针的数目。下拉选项包括Single、Node、Flood，选择系统默认的Single。 Bare board test： 光板测试。表示在测试时无论pcb板上是否安装有器件。如果选中此项，只要器件管脚焊盘在pcb的测试板面被定义成测试焊盘，那么在此板面的所有器件的管脚将均符合测试条件。同时，选项Allow Under Component and Component Representation功能将被屏蔽掉。这样会带来隐患，生成一些不合格的测试点，像测试点可能会位于测试面的器件之下。如果不选中此项，器件管脚只能在非元件面被测试（指正面插件器件焊盘可在背面测试）。因此在生成测试点操作时，如果器件只存在于pcb板的顶层，可以选中此项。如果pcb板的顶层和底层均有器件存在，那么不可选择此项。 Replace vias： 自动将过孔替换成测试点。在替换过程中，系统会自动检查过孔的周边电 气情况以防止出现DRC,如果出现DRC，将不执行替换操作。 Disable cline bubbling：用来设置在自动或者手动的添加测试点时，如果一个过孔被替换成测试点，周边的连接线是否自动进行绕行以避免产生DRC。一般要选择该项，使系统不对走线进行自动绕行，然后在添加完测试点后检查每个DRC并手动的修改走线，否则系统在自动绕线时会产生一些不理想的走线效果。见图4。 图 4 选择此项效果见上左图所示，不选此项效果见上右图所示。 Restrictions： Test grid： 定义删格属性以便在删格上添加测试点。0代表没有删