ARM7-H与S_cn.docx

A 表A-1 信号描述名称类型描述ABORT 输入存储器访问中止或总线错误这是一个输入信号被存储器系统用于向处理器通知所请求的访问不被接受ADDR[31:0] 输出处理器地址总线CFGBIGEND 输入Big-endian 配置当该信号为高时处理器将存储器中的字节看作是big-endian 格式当信号为低时存储器被看作是little-endian 格式CFGBIGEND 通常为一个静态配置信号该信号与硬件宏单元的BIGEND 类似CLK 输入时钟输入该时钟为所有ARM7TDMI-S 存储器访问和内部操作定时所有输出都在CLK 上升沿变化而所有输入信号都在CLK 上升沿采样CLKEN 输入可以和一个自由运行的CLK 一起使用以增加同步的等待状态另外该时钟可以在任何阶段无限延长这样可用于访问低速的外设或存储器或使系统进入低功耗状态CLK 还与EmbeddedICE-RT 工具链一起用于串行扫描链调试操作该信号类似于硬件宏单元的反相MCLK 信号CLKEN 输入等待状态控制当访问低速外设时ARM7TDMI-S 可通过将CLKEN 拉低来等待整数个CLK 周期当不使用CLKEN 控制时必须将其接高电平该信号与硬件宏单元的nWAIT 类似CPA 输入协处理器缺席握手信号一个能够执行ARM7TDMI-S 所请求的操作 (通过声明CPnI) 的协处理器在先于协处理器访问的周期边沿将CPA 拉低当CPA 为高电平并且正在执行协处理器周期由CPnI 低电平指示时ARM7TDMI-S 中止协处理器握手并执行未定义指令陷阱当CPA 为低并且保持为低ARM7TDMI-S 处于忙等待直到CPB 为低为止然后完成协处理器指令CPB 输入协处理器忙握手信号一个能够执行ARM7TDMI-S 所请求的操作(通过声明CPnI)的协处理器但不能立即启动操作这通过将CPB 拉高来指示当协处理器准备启动时将CPB 拉低信号在协处理器指令执行周期开始之前建立CPnI 输出协处理器指令信号当ARM7TDMI-S 执行一个协处理器指令时它将该输出信号拉低并等待协处理器的响应所执行的动作取决于协处理器通过CPA 和CPB 输入所作出的响应CPnMREQ 输出存储器请求当为低时该信号指示处理器在下一次处理时要求对存储器进行访问该信号与硬件宏单元的nMREQ 类似CPnOPC 输出操作码取指当为低时该信号指示处理器正在从存储器对指令取指当为高电平时数据如果存在被传送该信号与硬件宏单元的nOPC 和AMBA ASB 的BPROT[0]类似CPSEQ 输出连续地址当下一个存储器周期的地址与前一个存储器访问的地址相关时该输出信号变为高电平新的地址在ARM 状态下等于前一个地址加4 而Thumb 状态下等于前一个地址加2 该信号与硬件宏单元的SEQ 类似CPTBIT 输出当为高电平时该信号通知协处理器处理器正在执行Thumb 指令集为低电平时表示处理器正在执行ARM 指令集CPnTRANS 输出存储器转换当为低电平时该信号指示处理器处于用户模式它可在地址旁路转换时通知存储器管理硬件或作为特权模式动作的指示信号该信号类似于硬件宏单元的nTRANS DBGACK 输出调试应答为高电平时该信号指示ARM7TDMI-S 处于调试状态它只有当DBGEN 为高电平时才可使能. DBGBREAK 输入EmbeddedICE-RT 断点/观察点指示信号该信号使能外部硬件来暂停处理器调试的执行当为高电平时该信号导致当前存储器访问被中断当存储器访问为指令取指时如果指令到达流水线的执行阶段则ARM7TDMI-S 进入调试状态当访问存储器数据时ARM7TDMI-S 在当前指令执行完毕后进入调试状态这实现了由EmbeddedICE-RT 模块提供的内部断点的扩展DBGBREAK 只有在DBGEN 为高电平时才可使能该信号与硬件宏单元的BREAKPT 类似DBGCOMMRX 输出EmbeddedICE-RT 通信通道接收为高电平时该信号指示通信通道接收缓冲区已满DBGCOMMRX 只有在DBGEN 为高时才可使能该信号类似于硬件宏单元的COMMRX DBGCOMMTX 输出EmbeddedICE-RT 通信通道发送为高电平时该信号通信通道发送缓冲区为空DBGCOMMTX 只有在DBGEN 为高时才可使能该信号类似于硬件宏单元的COMMTX DBGEN 输入调试使能该输入信号使能ARM7TDMI-S 的调试特性如果您想要使用ARM7TDMI-S 的调试特性请将该信号接高电平只有在不需要调试时才将其接低电平DBGnEXEC 输出未执行为高电平时该信号表示在执行单元内的指令没有被执行例如因为条件代码检测失败DBGEXT[1:0] 输入EmbeddedICE-RT 外部输入0 和1 EmbeddedICE-RT 宏单元逻辑