电工学chap_14.ppt

第十四章 触发器和时序逻辑电路 结 束 C 1 2 3 4 5 6 7 8 Q0 Q1 Q2 各触发器状态的变换和计数脉冲同步！ 同步二进制加法计数器时序图 同步二进制计数器构成方法 2、加法：所有的低位为全“1”时， T 触发器才翻转。 即： Tn=Qn-1Qn-2···Q0 3、减法：所有的低位为全“0”时， T 触发器才翻转。 即： Tn=Qn-1Qn-2···Q0 1、由 T 触发器构成。 §14.3.2 十进制计数器 计数器按十进制规律计数。因其用四位二进制数表示对应的十进制数，故又称为二-十进制计数器。 由于四位二进制可以表示十六种状态，故为表示十进制数的十个状态，需要去掉六种状态，目前最常用的十进制计数器采用8421编码。 一、同步十进制加法计数器 可在同步二进制加法计数器的基础上修改而成。当计数器记至“1001”状态时，下一个状态直接跳至“0000”状态。 二进制 十进制 0 0 1 1 0 0 1 ↓ ↓ 1 0 1 0 0 0 0 0 RD Q J K Q F0 Q J K Q F1 C 计数脉冲 Q J K Q F2 Q J K Q Q3 F3 Q2 Q1 Q0 十进制同步加法计数器 二、 二 - 五 - 十进制计数器 74LS290 74LS290 内部含有两个独立的计数电路：一个是二进制计数器(CP0为其时钟，Q0为其输出端)，另一个是五进制计数器(CP1为其时钟，Q3Q2Q1为其输出端)。 外部时钟CP是先送到CP0还 是先送到CP1，在Q3Q2Q1Q0这四个输出端会形成不同的码制。 74LS290 原理电路图 二进制 五进制 置”9”端 Q1 RD CP0 R0(2) R0(1) S9(1) S9(2) Q J K Q F1 Q J K Q F2 Q2 Q J K Q F3 Q3 RD RD RD SD SD CP1 Q J K Q F0 Q0 置”0”端 计数脉冲 S9(1) 74LS290 S9(2) Q2 Q1 UCC R0(1) R0(2) CP0 CP1 Q0 Q3 GND 1 7 8 14 74LS290 管脚分布图 CP1 CP0 Q3 Q2 Q1 Q0 S9(2) S9(1) R0(2) R0(1) 74LS290 74LS290 功能表 在“计数状态” 时，要求S 9(1)和S 9(2) 、R 0(1)和R 0(2) 中至少有一个必须为“0”。 2. 当S 9(1)=S 9(2)= 1 时，计数器置“9”。 3. 若置“9” 无效，且R 0(1) =R 0(2) = 1时，计数器清零。 1 1 0 × × 0 S 9(1) S 9(2) 计数 计数 R 01R 02有任一为“0” S 91 S 92有任一为“0” 异步置9 1 0 0 1 × × 异步置0 0 0 0 0 1 1 功能 Q3 Q2 Q1Q0 R 0(1) R 0(2) 连接方法: 8421 码 CP0 CP CP1 Q1 Q3 Q2 Q0 2 5 Q3 Q2 Q1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 0 1 9 Q3 Q2 Q1 Q0 CP1 十进 制数 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 0 0