微机原理及其应用第三章.ppt

图3-16 PentiumⅡ CPU的内部结构 图3-17是Pentium Ⅲ CPU 的内部结构。它集成了950万到2800万个晶体管，采用高级传输缓存技术ATC、高级系统缓存技术ASB，增加70条SSE指令、8个128位的SSE寄存器。 Pentium Ⅲ CPU工作频率为450~1300MHz，引脚有242~370条，地址线为33条，数据线64条。高速缓存数据带宽度为288位，高速缓存数据带宽为32字节，是PentiumⅡ CPU的4倍。前端总线频率从100MHz提升到了133MHz。 Pentium Ⅲ CPU将二级高级缓存设计在CPU内部核心上，可使L2 Cache与CPU核心以相同的速度运行，不像PentiumⅡ，Cache只能以CPU一半的速度运行。 Intel将L2 Cache设计在CPU核心后，将256KB Cache取了个新名，叫做高级传输缓存ATC。 3.4.6 Pentium Ⅲ CPU的结构 图3-17 Pentium Ⅲ CPU 的内部结构 Pentium 4 CPU的结构包括两极缓存系统、三条超标量流水线、乱序执行单元等，如图3-18所示。 Pentium 4 CPU增加了跟踪缓存TCache，它能把已经用过并解码后的微指令存储下来，当下次再执行到相同指令时，就不必再一次重复解码，只要取到相关数据直接执行即可。Pentium 4的流水线拥有20个工步，是目前CPU中最长的。 3.4.7 Pentium 4 CPU的结构 图3-18 Pentium 4 CPU 的内部结构 返回本章目录 80286的内部结构主要由地址单元AU、总线单元BU、指令单元IU和执行单元EU等4部分组成。 80386的内部结构主要由总线接口单元BIU、指令译码单元IDU、指令预取单元IPU、执行单元EU、段管理单元SU和页管理单元PU、控制单元CU等七个单元组成。把这七个单元分成CPU、存储器管理部件（MMU）和总线接口部件（BIU）三部分。 80486的内部结构主要由总线接口单元BIU、指令译码单元IDU、指令预取单元IPU、执行单元EU、段管理单元SU、页管理单元PU、控制单元CU）以及浮点处理单元FPU和一个8位高速缓存Cache等九大部分组成。 本章小结 Pentium CPU的内部结构主要是由总线接口部件、代码Cache、数据Cache、分支目标缓存器、控制ROM部件、控制部件、预取缓冲存储器、指令译码部件、整数运算部件、整数和浮点数寄存器组及浮点运算部件等11个功能部件组成。其核心执行部件是由两个整数流水线执行部件和一个带有专用加法器、专用乘法器和专用除法器的浮点流水线部件组成。 微处理器有两种模式，一种是实地址模式，另一种是保护虚拟地址模式。 Cache是一种存储空间比主存储器小而存取速度却比主存储器快的多的一种存储器。 返回本章目录 G=1，表示该段的段长是以页面为单位； G=0，表示该段的段长是以字节为单位； D=1，表示本次寻址的操作数是32位； D=0，表示本次寻址的操作数是16位。 由于80386的存储器采用段、页式结构，用户和系统程序在分段基础上再分页，页的大小由系统固定设置为4KB，因此系统需要增设一个页目录表和一个页表。页目录表中包含着若干个页目录描述符，页表中包含若干个页描述符。其具体格式如下： 页目录描述符和页描述符各占4个字节，基本格式相同，区别仅在于前20位给定的是页表地址指针还是页地址指针，其它特征定义如下： P存在位。P=1表示该页/页表存在；否则表示页/页表不存在。 W写允许位。W=1表示该页/页表可写；否则不可写。 V用户位。V=1表示用户使用；否则系统使用。 A访问位。A=1表示该页/页表已访问过；否则未访问过。 D出错位。D=1表示出错；否则未出错。 AVL可使用位。系统中页目录表和页表容量可根据需要设置，页目录表的首地址在存储器的位置由页目录基址寄存器给出，寻址页目录表可指向页目录描述符，从页目录描述符中可得到页表首地址在存储器中的位置，再寻址页表可得到页描述符，由页描述符的页地址指针给定页首地址在存储器中的位置，从而可寻址到某个页实体。 在这种段页式存储结构中，通过段描述符获得32位段基址，它与虚地址指示器中的32位偏移地址相加，可得到32位中间地址。该中间地址分成三个部分，前10位指向页目录表的位移量，