组合逻辑电路(分).pptVIP

1. 数据选择器组成逻辑函数产生器 控制Di ，就可得到不同的逻辑函数。 四、数据选择器74HC151的应用 当D0 =D3=D5 = D7=0 D1 =D2=D4= D6=1 时： 当D0 =D3=D5 = D7=1 D1 =D2=D4= D6=0 时： D7 Y Y E 74HC151 D6 D5 D4 D3 D2 D1 D0 S2 S1 S0 当E=0时： 译码器的功能：将每个输入的二进制代码译成对应的高、低电平信号输出。 当使能输入端EI为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为相反电平。 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 Y0 Y1 I3 I2 I1 I0 1 1 0 1 1 0 0 0 编码器功能表 0 0 1 1 0 0 0 1 1 0 1 0 0 1 0 0 Y3 Y2 Y1 Y0 A0 A1 1 0 0 1 0 0 0 0 译码器功能表 2线 - 4线译码器的逻辑电路(分析）  0 1 1 1 1 1 0 1 0 1 1 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 1 1 1 1 × × 1 Y3 Y2 Y1 Y0 A0 A1 E 输出 输 入 功能表 0 0 0 1 1 0 1 1 1 1 1 1 1 1 × × 1 Y3 Y2 Y1 Y0 A0 A1 E 输出 输 入 功能表 0 1 1 1 1. 二进制译码器 n 个输入端 使能输入端 EI 2n个输出端 设输入端的个数为n，输出端的个数为M 则有 M=2n 三、集成电路译码器 1） 74HC139集成译码器 0 1 1 1 1 1 0 1 0 1 1 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 1 1 1 1 × × 1 Y3 Y2 Y1 Y0 A0 A1 E 输出 输 入 功能表 逻辑符号说明 逻辑符号框外部的符号，表示外部输入或输出信号名称，字母上面的“—”号说明该输入或输出是低电平有效。符号框内部的输入、输出变量表示其内部的逻辑关系。 E 1 A 1 1 1 Y 0 Y 1 Y 2 Y 3 A 0 Y0 Y2 Y1 Y3 E A 1 A 0 2） 74HC138(74LS138)集成译码器 引脚图 示意框图 8个译码 输出端 74HC138集成译码器 逻辑图 3个控制端 3个编码输入端 74HC138集成译码器功能表 L H H H H H H H H H H L L H H L H H H H H H L H H L L H H H L H H H H H H L H L L H H H H L H H H H L L H L L H H H H H L H H H H H L L L H H H H H H L H H L H L L L H H H H H H H L H H L L L L H H H H H H H H L L L L L L H H H H H H H H H × × × × × L H H H H H H H H × × × H X × H H H H H H H H × × × × H × A2 E3 输 出 输 入 A1 A0 L H H H H H H H H H H L L H H L H H H H H H L H H L L H H H L H H H H H H L H L L H H H H L H H H H L L H L L H H H H H L H H H H H L L L H H H H H H L H H L H L L L H H H H H H H L H H L L L L H H H H H H H H L L L L L L H H H H H H H H H × × × × × L H H H H H H H H × × × H X × H H H H H H H H × × × × H × A2 E3 输 出 输 入 A1 A0 已知下图所示电路的输入信号的波形试画出译码器输出的波形。 四、译码器的应用 ~ 3线–8线译码器的 ~ 含三变量函数的全部最小项。 Y0 Y7 基于这一点用该器件能够方便地实现三变量逻辑函数。 1.用译码器实现逻辑函数。 . . . 当E3 =1 ，E2 = E1 = 0时 用一片74HC138实现函数 首先将函数式变换为最小项之和的形式 在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数. 用一个3线—8线译码器实现函数