哈尔滨工程大学微机原理与接口技术讲.pptVIP

第1章 计算机接口基本知识 1.1 8086CPU 编程结构 常用引脚 工作模式 操作时序 存储器与I/O组织 1.1.2 常用引脚与工作模式 2. 8086引脚 1.1.3 8086微处理器的操作时序 2. 8086微机系统的主要操作 ①系统的复位与启动操作；②暂停操作；③总线操作；（I/O读、I/O写、存贮器读、存贮器写）④中断操作；⑤最小模式下的总线保持；⑥最大模式下的总线请求/允许。 3. 最小模式下典型的时序分析 （1）最小方式下的总线读操作 写总线周期示意图（最小模式） 4. 中断响应周期(对可屏蔽中断) 5. 系统的复位和启动操作 内部寄存器（除CS）清0 标志寄存器清0 指令队列清0 将FFFFH送CS 地址总线的低16位对I/O寻址 64K 8位的I/O设备与16位DB的连接 低8位：A0=0 偶地址 高8位：A0=1 奇地址 奇偶地址都可：A0和BHE结合实现 如果访问存储器要求读/写操作数，则通常由DS给出段地址（必要时可修改为CS、ES或SS），而其偏移地址要由CPU的指令执行部件根据指令中所给定的寻址方式来进行计算，通常将这样计算得到的偏移地址称为有效地址（EA）。 如果所采用的寻址方式是通过基址指针BP寻址，则段地址要由SS提供（必要时可以修改为CS、DS或ES）。 程序设计过程中必须遵守的系统内部约定： 如果执行的是串处理指令，当取源串时，段地址由数据段寄存器DS提供（必要时可修改为CS、ES和SS），偏移地址必须由源变址寄存器SI提供。当取目标串时，段地址必须由附加段寄存器ES提供，偏移地址必须由目标变址寄存器DI提供。 如果对存储器中的堆栈进行操作，则段地址来源于SS，偏移地址来源于SP。 有效地址EA CS,ES,DS SS BP间址的指令 DI 无 ES 目标串数据访问 SI CS,ES,SS DS 源串数据访问 有效地址EA CS,ES,SS DS 通用数据访问 SP 无 SS 堆栈指令 IP 无 CS 取指令 其他来源 正常来源 偏移 地址 段地址 操作 类型 约定的逻辑地址来源 3.3.2 8086的I/O组织 CPU与外设间的信息交换是通过接口电路中的I/O端口来完成的，CPU必须能对I/O端口进行寻址，且各I/O端口的地址必须是唯一的 *I/O端口的地址编排有两种方式： 1. I/O端口独立编址（I/O映射方式） 2. I/O端口与存储器单元统一编址——存储器映射方式 I/O端口地址空间与存储器地址空间两者相互独立，CPU采用不同的指令分别访问I/O端口和存储器,如80X86系统 ； 优点：译码电路相对简单；单独指令，易懂； 缺点：指令相对较少 I/O端口地址空间在存储器地址空间内统一编址，CPU象访问存储器单元一样来访问I/O端口； 优点：无需额外指令；指令操作丰富； 缺点：存储空间减少；程序不易读 * * * 80x86微处理器简介 32K，512K 64G 36 64 31 233~333 750 64 1997 P II 8K+8K 4G 32 64 32 60~166 310~330 64 1993 586 8K 4G 32 32 32 25~100 120~160 32 1990 80486 有 4G 32 32 32 12.5~33 27.5 32 1985 80386 无 16M 24 16 16 6~20 13.4 16 1982 80286 无 1M 20 8 16 4.77 2.9 准16 1979 8088 无 1M 20 16 16 4.77 2.9 16 1978 8086 高速缓冲存储器 寻址空间 AB/位 外DB /位 内DB /位 主频/MHz 集成度 字长/位 发布年份 型号 地址 加法器 AH AL BH BL CH CL DH DL SP BP SI DI 通用寄存器 暂存寄存器 ALU 标志 EU 控制 系统 执行部件 （EU） 8086 ALU数据总线 （16位） 1 2 3 4 5 6 指令队列 总线接口部件 （BIU） CS DS SS ES IP 内部通信 寄存器 8086 总线 总线 控制 逻辑 数据总线 （16位） Σ 地址总线（20位） 1.1.1 8086编程结构 8086CPU中有14个16位的寄存器，其结构如下图。 8086寄存器结构 标志寄存器FLAGS 8086CPU中设立一个两字节的标志寄存器FLAGS（又称PSW、FR），有9个标志位: