组合逻辑电路设计方案2.docVIP

实验3.4 组合逻辑电路设计2 实验目的 用译码器实现组合逻辑电路的设计。 用数据选择器设计组合逻辑电路的设计。 实验原理 中规模集成电路（MSI）是一种具有专门功能的集成功能器件。常用的MSI组合功能器件有译码器、编码器、数据选择器、数据比较器等。借助于器件手册提供的功能表，弄清器件各引出端（特别是各控制输人端）的功能与作用，就能正确地使用这些器件。在此基础上应该尽可能地开发这些器件的功能，扩大其应用范围。对于一个逻辑设计者来说，关键在于合理选用器件，灵活地使用器件的控制输入端，运用各种设计技巧，实现任务要求的功能。设计者可以将要实现的逻辑函数表达式进行变换，尽可能变换成与某些中规模集成器件的逻辑函数表达式类似的形式。如果需要实现的逻辑函数表达式与某种中规模集成器件的逻辑函数表达式形式上完全一致，则使用这种器件最方便；如果需要实现的逻辑函数是某种中规模集成器件的逻辑函数表达式的一部分，例如变量数少，则只需对中规模集成器件的多余输入端作适当的处理（固定为1或固定为0），也可以很方便地实现需要的逻辑函数；如果需实现的逻辑函数的变量数比中规模集成器件的输入变量多，则可以通过扩展的方法来实现。 1.用译码器设计组合逻辑电路 74138是1个3线-8线译码器，它是一种通用译码器。其逻辑符号如图3.4.1所示，其中，A2、A1、A0是三个地址输入端，它们共有8种状态的组合，即可译出8个输出信号、…端。该译码器设置了SA、、三个使能输入端，仅当SA、、分别为 H、 L、 L时，译码器才正常译码。否则，译码器不实现译码，即不管译码输入A2、A1、A0为何值，8个译码输出、…又都输出高电平。 图3.4.1 74LS138 3线-8线译码器逻辑符号 表3.4.1 74LS138集成译码器功能表 输入 输出 SA ＋ A2 A1 A0 ( L H H H H H H H H H ( L L L L L L L L ( ( ( ( ( ( L L L L L H L H L L H H H L L H L H H H L H H H H H H H H H H H H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L 根据表3.4.1中74LS138功能表，3线-8线译码器的控制端SA=1时，若将A2、A1、A0作3个输入逻辑变量，则8个输出端给出的就是这3个输入变量的全部最小项～。利用附加的门电路将这些最小项适当地组合起来，便可以产生任何形式的三变量组合逻辑函数。 同理，由于n位二进制译码器的输出给出了n变量的全部最小项，因而用n变量二进制译码器和“或”门（当译码器的输出为原函数～时）或者“与非”门（当译码器的输出为反函数～时）一定能获得任何形式输入变量数不大于n的组合逻辑函数。 例如：试利用3线—8线译码器74LS138设计一个组合逻辑电路，其输出的逻辑函数式为 解：事先将函数式给定的逻辑函数化为最小项之和的形式，得到： 只要令74LS138的输入A2=A、A1=B、A0=C，则它的输出～就是上式～，由于这些最小项在74LS138的输出以反函数形式给出的，所以还需要把Z变换为～。因此，只需要在74LS138的输出端附加1个带有4输入“与非”门，即可得到Z的逻辑电路。如果译码输出为原函数形式，则只要把上述“与非”门换成“或”门就行了。 2.用数据选择器设计组合逻辑电路 74153是一个双4选1数据选择器，其逻辑符号如图3.4.2所示，功能表见表3.4.2。一片74153中有两个4选1数据选择器，且每个都有一个选通输入端，输入低电平有效。应当注意到：选择输入端A1、A0为两个数据选择器所共用；从功能表3.4.2可