实验五 计数器实验.pptVIP

实验五 计数器实验 实验目的 掌握由集成触发器组成计数器的工作原理。 熟悉中规模集成计数器的逻辑功能及使用方法。 实验电路及仪器设备 实验电路：见图2-40、图2-41、图2-42所示。 实验仪器：数字电路实验箱 D0 D1 D2 D3 CPU CPD CR Q0 Q1 Q2 Q3 2 1 3 4 12 13 11 5 7 9 6 15 10 14 CT74LS192 图2-41 CT74LS192的逻辑符号 ○ ○ ○ 实验内容及步骤 十进制加/减计数器74LS192逻辑功能的测试 （1） 图2-41为 CT74LS192的逻辑符号，按表2-11测试其逻辑功能，并把输出结果记入表中。 输入 输出 CPu CPD CR D0 D1 D2 D3 Q0 Q1 Q2 Q3 Φ Φ 1 Φ Φ Φ Φ Φ Φ Φ 0 0 A B C D 1 0 1 Φ Φ Φ Φ 1 0 1 Φ Φ Φ Φ 1 1 0 1 Φ Φ Φ Φ 表2-11 CT74LS192的功能表 ②用CT74LS192构成N进制计数器 ①用复位法构成六进制计数器。 ②用两片CT74LS192构成六十进制计数器 CT74LS290的测试与应用 （1） 二-五-十进制异步计数器CT74LS290的逻辑符号如图2-42所示。 ①当 R0(1) =R0(2) =1或R9(1)= R9(2) =1时，观察异步清零及异步置9功能。 ②当 R0(1) ●R0(2) =R9(1) ● R9(2) =0,CP1=1,在CP0脉冲下降沿作用下，观察输出端Q0 的状态，说明为几进制计数器。 ③当 R0(1) ●R0(2) =R9(1) ● R9(2) =0,CP0=1,在CP1脉冲下降沿作用下，观察输出端Q3Q2Q1的状态，说明为几进制计数器。 ④当 R0(1) ●R0(2) =R9(1) ● R9(2) =0,CP1接Q0，在CP0脉冲下降沿作用下，观察输出端Q3Q2Q1 Q0 的状态，说明为几进制计数器。 CT74LS290 9 1 3 12 13 11 10 5 4 8 R0(1) R0(2) R9(1) R9(2) Q3 Q2 Q1 Q0 图2-34 CT74LS290的逻辑符号 （2）用两片CT74LS290组成二十五进制计数器。 用集成触发器构成计数器 （1）图2-40是由JK触发器组成的同步五进制计数器，按图连接线路，CP端加1Hz的连续脉冲信号，用0-1显示并记录输出端Q2Q1 Q0 的逻辑状态。并把结果记录表2-10中。 ○ ○ CP Q0 Q1 C1 1K 1J C1 1K 1J C1 1J 1K ○ ○ ○ ○ Q2 . 图2-40JK触发器组成的同步五进制计数器 （2）用七段字形显示译码器显示计数结果。 （3）检查自启功能，将电流所有的无效状态在时钟脉冲的作用下进行检查，看能否进入有效循环状态。 CP Q2 Q1 Q0 0 1 2 3 4 5 表2-10 计数时序表 74LS08与门 实验五 计数器实验数据 D0 D1 D2 D3 CPU CPD CR Q0 Q1 Q2 Q3 CT74LS192 ○ ○ ○ 1 ○ 1 ○ CP 1.用复位法构成六进制计数器 (1) N=6,6进制加反馈置 0 信号时 所对应的计数状态为（ SN =6）即： 0110 。 (2) 反馈置 0 函数CR=Q2Q0。 (3) 电路图如图1。 图1 D0 D1 D2 D3 CPU CPD CR Q0 Q1 Q2 Q3 CT74LS192 ○ ○ ○ D0 D1 D2 D3 CPU CPD CR Q0 Q1 Q2 Q3 CT74LS192 ○ ○ ○ 十位 个位 1 CP 1 (1) N=60,60进制加反馈置 0 信号时 所对应的计数状态为（ SN =60）即：。 (2) 反馈置 0 函数CR=Q2Q1。 (3) 电路图如图2。 1 ○ 2.两片CT74LS192构成六十进制计数器 图2 (1) N=25,25进制加反馈置 0 信号时 所对应的计数状态为（ SN =25）即：。 (2) 反馈置 0 函数CR=Q1Q12Q10。 (3) 电路图如图3。 CT74LS290 R0(1) R0(2) R9(1) R9(2) Q13 Q12 Q11 Q10 CT74LS290 R0(1) R0(2) R9(1) R9(2) Q3 Q2 Q1 Q0 图3 2.两片CT74LS290构成二十五进制计数器 个位 十位 一、如何