数电综合实验设计——可预置的定时显示报警器.docVIP

数电综合实验设计——可预置的定时显示报警器.doc

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数电综合实验设计——可预置的定时显示报警器

综合实验:可预置的定时显示报警器 学院:XXXXXXXXXXXXXXXX 专业:XXXXXXXXXXX 年级:XXXXXXX 学号:XXXXXXXX 姓名:XXXXXX 一、课题名称: 可预置的定时显示报警器:24秒计时报警器 二、设计要求 设计一个可预置24秒的显示报警系统,要求每次预置时间为24秒,然后以秒为单位递减到0,报警并停止计数。 在24秒递减到0期间,任意时刻内均可由一个置“24”的按钮,置入“24”然后接着递减。 报警音箱为1S的“滴”声。 三、设计内容摘要。 根据设计要求设计实验总框图。、 根据实验框图设计各单元电路。 根据具体电路图计算电路参数 包括秒脉冲发生器、计数器、译码与显示电路、报警电路和控制电路等个部分组成。计时电路递减计时,每隔1秒钟,计时器减1其中计数器和控制电路是系统的主要部分。计数器完成24秒计时功能,而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。当计时器递减计时到零(即定时时间到)时,显示器上显示00,同时发出报警信号。 图,由NE555构成的多谐振振荡器。接通电源后,电容C2被充电,Vc上升,当Vc上升到2/3Vcc时,触发器被复位,同时放电BJTT导通,此时V0为低电平,电容C通过R和T放电,使Vc下降,当下降至1/3Vcc时,触发器又被置位,V0翻转为高电平。电容器C的放电当C放电结束时,T截止,Vcc将通过R5和Rw、R4向电容器充电,Vc由1/3Vcc上升到2/3Vcc当Vc上升到2/3Vcc时,触发器又发生翻转,如此周而复始,在输出端就得到一个周期性的方波,其为: 在这里我选择R=68K,C2=10uf(电容进行整流,起到防毛刺的作用)。 NE555的引脚图如下图所示: 2、计数电路 该电路主要由两片71LS192构成。74LS192是双时钟方式的十进制可逆计数器。 CPU为加计数时钟输入端,CPD为减计数时钟输入端。LD为预置输入控制端,异步预置。CR为复位输入端,高电平有效,异步清除。CO为进位输出:1001状态后负脉冲输出,BO为借位输出:0000状态后负脉冲输出。 74ls192引脚图 图中:为置数端,为加计数端,为减计数端,为非同步进位输出端为非同步借位输出端,P0、P1、P2、P3为计数器输入端,为清除端,Q0、Q1、Q2、Q3为数据输出端。康华光 《电子技术基础 部分》(第五版) 高等教育出版社学会了初步的电子电路仿真设计过程中遇到了一些困难, 福建师范大学 08级电信3班 106032008105 2 产生1秒脉冲 报警电路 控制电路 计数电路 译码电路 显示电路

文档评论(0)

pangzilva + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档