第六章 时序逻辑电路1027.ppt

* * * * * * 可能出现瞬间错误的逻辑输出。若从0111加1，要经过0110，0100，0000几个状态，最终翻转为1000 * * * * * * * * * * * * 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 * * * * * * * * * * * * * * * * 此处说明电压电流等为什麽用相量形式. * * * * * * * * 此处说明电压电流等为什麽用相量形式. * * * * * * * * * * * * * * * * * * * 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 * * * * * * * * * * * * 此处说明电压电流等为什麽用相量形式. * * * 状态方程 时钟方程 解 (1) 列出各逻辑方程组 (2) 列出 转换表 （CP=0表示无时钟下降沿，CP=1表示有时钟下降沿） 1 1 0 1 0 0 0 1 0 0 1 0 1 1 0 1 0 0 1 0 0 1 0 0 0 0 0 cp0 cp1 cp2 1 1 0 0 0 1 1 1 1 0 1 0 0 0 1 0 1 1 1 0 0 0 0 1 1 0 1 0 0 0 0 0 1 0 0 1 0 0 1 1 1 1 1 1 0 电路是一个异步五进制加计数电路。 (4) 逻辑功能分析 (3) 画出状态图 1、 寄存器 6.5.1 寄存器和移位寄存器 定义:数字系统中用来存储二进制数据的逻辑部件。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。 6.5 若干典型的时序逻辑集成电路 8位CMOS寄存器74HC/HCT374 1 1 1 1 1 1 0 1 1 1 脉冲边沿敏感的寄存器 8位CMOS寄存器74LV374 高阻 H H* ↑ H 高阻 L L* ↑ H 存入数据，禁止输出 H H* ↑ L 对应内部触发器的状态 L L* ↑ L 存入和读出数据 Q0~Q7 DN CP 输出 内部触发器 输 入 工作模式 2、 移位寄存器 移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。 按移动方式分 单向移位寄存器 双向移位寄存器 左移位寄存器 移位寄存器的逻辑功能分类 移位寄存器的逻辑功能 右移位寄存器 (1) 基本移位寄存器 （a）电路 串行数据输入端 串行数据输出端 并行数据输出端 D3=Qn2 D1=Q0n D0=DSI Q0n+1=DSI Q1n+1 =D1 = Q0n Q2n+1 =D2 =Qn1 Q3n+1 =D3 = Qn2 2、写出激励方程： 3、写出状态方程： (b). 工作原理 D2=Qn1 D0 D2 D1 D3 1 0 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 FF0 FF1 FF2 FF3 1CP 后 2CP 后 3CP 后 4CP 后 1 1 0 1 1 Q0n+1=DSI Q1n+1 = Q0n Q2n+1 =Qn1 Q3n+1 =Qn2 1101 DSI =1101,从高位开始输入 经过4个CP脉冲作用后，从DS 端串行输入的数码就可以从Q0 Q1 Q2 Q3并行输出。 串入?并出 经过7个CP脉冲作用后，从DSI 端串行输入的数码就可以从DO 端串行输出。 串入?串出 2. 多功能双向移位寄存器 多功能移位寄存器工作模式简图 （1）工作原理 高位移向低位----左移 低位移向高位----右移 实现多种功能双向移位寄存器的一种方案(仅以FFm为例) S1S0=00 S1S0=01 高位移 向低位 S1S0=10 S1S0=11 并入 不变 低位移 向高位 概 述 6.5.2 计数器 同步计数器 异步计数器 加计数器 减计数器 可逆计数器 二进制计数器 非二进制计数器 十进制计数器 任意进制计数器 加计数器 减计数器 可逆计数器 二进制计数器 非二进制计数器 十进制计数器 任意进制计数器 …… …… 一、二进制计数器：按二进制数自然递增或递减编码 分析设计方法： (1)分析计数状态表，找各触发器状态翻转的规律; (2)根据所用触发器确定电路连线。 (1) 、异步二进制计数器： ⑶主要用于分频、定时，低速计数等。 ⑴无统一CP，输入时钟信号只作用于最低位触发器。